主要内容

生成HDL代码

一旦您的过滤器设计和HDL设置准备就绪，就会为您的设计生成HDL代码。

应用您的设置

当您生成HDL时，从UI或命令行，编码器

  • 应用您已编辑的代码生成选项设置

  • 生成HDL代码和其他请求的文件，例如测试工作台。

提示

要保留您的编码器设置，请使用生成MATLAB代码选项，如上所述捕获代码生成设置。生成MATLAB代码仅在UI中可用。功能GenerateHDL没有等效属性。

从UI生成HDL代码

本节假设您已经打开了生成的HDL对话框。看启动过滤器设计HDL编码器。

要从UI启动过滤器及其测试工作台的HDL代码生成，请单击产生在生成HDL对话框上。随着代码生成的进行，MATLAB中的一系列消息序列将出现在MATLAB中®命令窗口：

###启动VHDL代码生成的过滤器：IIR ###生成：d：\ hdlfilter_tutorials \ hdlsrc \ iir \ iir.vhd ### ### IIR IIR VHDL ENTITY的开始生成IIR订单部分，＃1 ###二阶部分，＃2 ###二阶部分，＃3 ### HDL延迟是3个样本###成功完成VHDL代码生成过程的过滤器：IIR ###VHDL测试工作台的开始生成###生成输入刺激###完成输入刺激；长度2172样品。###生成：d：\ hdlfilter_tutorials \ hdlsrc \ iir_tb.vhd ###请等待........ ###完成生成VHDL测试台。

消息包括到生成的代码和测试基准文件的超链接。单击这些超链接以打开MATLAB编辑器中的代码文件。

从命令提示符生成HDL

打开实时脚本

设计过滤器。

d = fdesign.lowpass（'fp，fst，ap，ast'，0.2,0.22,1,60）
D =属性的低通：响应：'LowPass'规范：'FP，FST，AP，AST'描述：{4x1 Cell}归一化频率：1 FPASS：0.2000 FSTOP：0.2200 APASS：1 ASTOP：1 60：60
HD =设计（D，'equiripple'，，，，“过滤”，，，，'dfsymfir'，，，，“系统对象”，真的）
hd = dsp.Firfilter具有属性：结构：'直接形式对称'NumeratorSource：'属性'数字：[-0.0011 -0.0017 -0.0025 -0.0025 -0.0031 -0.0031 -0.0031 -0.0024 ...]

要从命令行生成过滤器及其测试工作台的HDL代码，请使用GenerateHDL功能。当您致电GenerateHDL函数，指定过滤器名称，并（（可选））所需的属性名称和属性值对。当过滤器是系统对象™时，您必须指定输入数据类型属性。

随着代码生成的进行，MATLAB命令窗口中出现了一系列消息。消息包括到生成的代码和测试基准文件的超链接。单击这些超链接以打开MATLAB编辑器中的代码文件。

GenerateHDL（HD，'inputDatatype'，数字型（1,16,15），'姓名'，，，，'myfilter'，，，，...'目标语言'，，，，'verilog'，，，，'generateHdlTestBench'，，，，'在'）
###启动verilog代码生成过程：myFilter ###生成：/TMP/BDOC22A_1891349_36474/TP506F58A/HDLFILTER-EX971222369/HDLSRSRC/MYFILTER.V.模块主体###成功完成Verilog代码生成的过滤器：MyFilter ### HDL延迟是2个样本###启动Verilog测试台的开始生成。###生成输入刺激###完成输入刺激；长度4486个样品。###生成测试工作台：/TMP/BDOC22A_1891349_36474/TP506F58A/HDLFILTER-EX97122369/HDLSRC/MYFILSRC/MYFILTER_TB.V ###创建刺激性刺激媒介...