主要内容

为…生成IP核Zynq平台万博1manbetx

生成IP核

生成一个自定义IP核，以针对所支持的平台万博1manbetxXilinx的HDL 万博1manbetxCoder™支持包®Zynq®平台：

  1. 打开HDL Workflow Advisor。

  2. 在设定目标>设置目标设备和合成工具任务,为目标工作流程中,选择IP核生成．

    HDL编码器自动设置合成工具来Xilinx Vivado，但您可以更改合成工具来Xilinx ISE．

  3. 为目标平台，选择其中一个选项:

    • Xilinx Versal AI核心系列VCK190评估试剂盒

    • Xilinx Zynq Ultrascale+ MPSoC ZCU102评估试剂盒

    • Xilinx Zynq ZC702评估试剂盒

    • Xilinx Zynq ZC706评估试剂盒

    • Zedboard

    点击运行此任务．

    如果在下拉菜单中看不到目标硬件，请选择得到更多的下载目标支持包。万博1manbetx

  4. 在设定目标>设置目标接口任务:

    • 参考设计而且参考设计路径:如果您有下载的参考设计，请选择您的参考设计．为参考设计路径，输入已下载的参考设计组件的路径。

    • 目标平台接口:选择每个端口对应的接口，单击应用．

      您可以将每个DUT端口映射到以下接口之一:

      • AXI4-Lite:使用此从接口访问控制寄存器或进行轻量级数据传输。HDL Coder生成内存映射寄存器，并为映射到该接口的端口分配地址偏移量。

      • AXI4:使用该从接口连接支持突发数据传输的组件。万博1manbetxHDL Coder生成内存映射寄存器，并为映射到该接口的端口分配地址偏移量。

      • AXI4-Stream视频:发送/接收32位标量视频数据流。

      • 外部端口:使用外部端口连接FPGA的外部IO引脚，或连接其他有外部端口的IP核。

        用于连接FPGA外部IO引脚Bit Range / Address / FPGA Pin，输入pin名的单元格数组。如果不以单元格数组格式输入引脚名称，则在嵌入式系统工具项目中不连接外部端口。例如，输入:{' y10 '， ' a10 '， ' b10 '， ' d10 '}．

      • 单板特有的接口，例如led一般用途，指拨开关，按按钮L-R-U-D-S，Pmod连接器JA1，Pmod连接器JB1，Pmod连接器JC1,或Pmod连接器JD1．使用这些外部端口连接到FPGA板上的外部IO引脚。

        在生成的IP核中，这些端口是通用的外部端口。在后面的步骤中，如果使用HDL Workflow Advisor将生成的IP核与嵌入式系统工具项目中的嵌入式软件集成，编码器将这些端口连接到特定于板的FPGA引脚。

  5. 在HDL代码生成>生成RTL代码和IP核任务:

    • IP核文件夹: HDL Coder在显示的输出文件夹中生成IP核文件，包括HTML文档。

    • IP存储库:如果存在IP存储库文件夹，请手动或使用浏览按钮。编码器将生成的IP核复制到IP存储库文件夹中。

    • 其他源文件:如果您在设计中使用黑盒接口来包含现有的Verilog®或硬件描述语言(VHDL)®代码，输入文件名。手动输入每个文件名，以分号(；)，或使用添加按钮。源文件语言必须与目标语言匹配。

    • 生成IP核报告:启用此选项为IP核生成HTML文档。

  6. 如果您想在其他HDL Workflow Advisor任务中设置选项，请设置它们。

  7. 右键单击HDL代码生成>生成RTL代码和IP核任务和选择运行到选定任务．

    单击消息窗口中的链接，可查看IP核报表。

要了解有关自定义IP核生成的更多信息，请参见自定义IP核生成．

要求和限制

使用实例生成自定义IP核。

  • DUT必须是一个原子系统。

  • 同一个IP核中不能同时存在AXI4接口和AXI4- lite接口。

  • DUT不能包含Xilinx系统生成器块。

  • 如果您的目标语言是VHDL，而您的合成工具是Xilinx ISE，则DUT不能包含模型引用。

要将DUT端口映射到AXI4-Lite接口，输入和输出端口必须:

  • 位宽度小于或等于32位。

  • 是标量。

将DUT端口映射到AXI4-Stream视频接口时，适用以下要求和限制:

  • 端口宽度必须为32位。

  • 端口必须为标量。

  • 模型必须是单速率的。

  • 最多支持1个视频输入端口和1个视频输出端口。

  • 您的合成工具必须是Xilinx ISE。

中不支持AXI4-Stream Video接口万博1manbetx协同处理-阻塞处理器/FPGA同步模式。