主要内容

高密度脂蛋白验证器

测试和验证Verilog硬件描述语言(VHDL)使用高密度脂蛋白模拟器和FPGA板

高密度脂蛋白校验™可以验证硬件描述语言(VHDL)®和Verilog®设计的fpga、asic和出类拔萃。您可以验证RTL与testbenches在MATLAB运行®或仿真万博1manbetx软件®用cosimulation西门子®,®或ModelSim®,节奏®Xcelium™和Xilinx®Vivado®模拟器。您可以重用这些testbenches与FPGA开发板来验证硬件的实现。

RTL testbenches HDL验证器生成SystemVerilog验证模型和完整的通用验证方法(UVM)环境。这些模型在,上运行,Xcelium和Vivado模拟器以及Synopsys对此®风险投资通过SystemVerilog直接编程接口(DPI)。

高密度脂蛋白校验提供了调试和测试实现在Xilinx工具,英特尔®,微芯片从MATLAB董事会。你可以插入探针的设计和设置触发条件上传内部信号到MATLAB可视化和分析。

工作流图表显示HDL验证器在左边,与箭导致三个工作流程:1。算法验证,2。FPGA调试,3。验证IP出口

开始

学习基本的HDL校验

验证与Cosimulation

高密度脂蛋白之间Cosimulation模拟器和MATLAB仿真软件万博1manbetx

与FPGA硬件验证

连接一个FPGA板与MATLAB和Simulink验证硬件设计和调试万博1manbetx

验证和UVM SystemVerilog组件

代UVM或SystemVerilog DPI组件

集成验证与HDL代码生成

生成测试长椅验证与高密度脂蛋白HDL代码生成编码器™

事务级别模型生成

代SystemC TLM虚拟原型

高密度脂蛋白校验支持硬件万博1manbetx

万博1manbetx对第三方硬件的支持,如Xilinx,英特尔,微芯片FPGA板