万博1manbetxSimulink设计验证程序
识别设计错误,证明需求符合性,并生成测试
万博1manbetxSimulink Design Verifier™使用形式化方法识别模型中隐藏的设计错误。它检测模型中导致整数溢出、死逻辑、数组访问违规和被零除法的块。它可以正式验证设计满足功能需求。对于每个设计错误或需求违背,它生成一个模拟测试用例用于调试。
万博1manbetxSimulink Design Verifier为模型覆盖率和自定义目标生成测试用例,以扩展现有的基于需求的测试用例。这些测试用例驱动您的模型满足条件、决策、修改的条件/决策(MCDC)和自定义覆盖率目标。除了覆盖率目标之外,您还可以指定自定义测试目标以自动生成基于需求的测试用例。
万博1manbetx可通过以下途径获得对行业标准的支持:IEC认证工具包(适用于ISO 26262和IEC 61508)和DO资格鉴定套件(适用于DO-178和DO-254)。
开始:
运行时和诊断错误
在运行模拟之前,可以检测运行时和建模错误,包括整数溢出、零除、数组越界、低于正常值、浮点错误以及数据有效性错误。
死的逻辑
在模型中查找在模拟和执行生成的代码时无法激活的对象。 |
测试向量来分析缺失的覆盖率
扩充和扩展现有的手动创建的测试用例,以解决不完整的模型覆盖率问题。 |
C/C++代码的测试用例
生成测试用例以增加生成代码和从调用的C/C++代码的覆盖率万博1manbetx®积木状态流®图表。
安全要求
验证您的设计是否符合正式定义的安全要求(使用MATLAB®、S万博1manbetximulink和Stateflow。
简化部署模型
在完全验证主变异体模型之后,使用Variant Reducer为有效配置的子集生成一个简化模型。所有相关的文件和变量依赖关系也减少了。简化后的工件被打包在一个单独的文件夹中,便于与客户和合作伙伴进行部署和共享。