“它花了645个小时的工程师与多年的VHDL编码经验，以手代码一个功能齐全的特别提款权波形使用我们的传统设计流程。另一位经验有限的工程师使用Simulink和Xilinx System Generator在不到46小时内完成了相同的项目。”万博1manbetx
David Haessig博士，BAE系统公司的
未来几年，美国军方预计将在软件定义无线电(SDR)技术上花费超过10亿美元，以确保部队之间更好的通信和互操作性。为了满足需求，国防承包商正在探索改进的设计方法，用于快速开发可通过软件更新重新配置的多模式、多波段和多功能无线设备。
长期以来，BAE系统公司一直处于特别提款权技术的前沿，传统上使用的设计流程依赖于在VHDL中手工编码fpga®。然而，最近BAE系统公司看到了利用MathWorks和Xilinx对基于模型的设计进行评估的机会®工具。并行运行两个SDR波形开发工作，他们发现Simulink万博1manbetx®而Xilinx系统生成器大大缩短了开发时间。
“在使用Xil万博1manbetxinx System Generator自动生成代码之前，使用Simulink，我们在模型中完成了所有的模拟和调试，这样做更简单、更快，”BAE系统公司的高级技术人员David Haessig博士解释说。“因此，我们证明了在开发软件无线电信号处理链的时间上有10比1的减少。这确实说明了SDR应用中改善开发生产的潜力。”
BAE系统公司的任务是开发一种军用标准(MIL-STD-188-165A)卫星通信波形，用于指挥、控制、通信、计算机、情报、监视和侦察(C4ISR)无线电。与此同时，BAE系统公司寻求评估一种新的设计流程，以减少开发时间。
公司将同时运行两项开发工作——一项使用传统的设计流程，另一项使用基于模型的设计工具。为了确保公平的比较，每个工作将使用一组等效的核心。并行运行这两个项目将使BAE系统公司能够直接评估其现有的基于模型的设计方法。
与Xilinx合作，BAE系统公司应用基于模型的设计，使用Simulink和Xilinx系统生成器设计和部署一个MIL-STD-18万博1manbetx8 SDR波形，比使用他们的手工编码方法快10倍。
与此同时，拥有15年以上VHDL和软件经验的BAE系统工程师Robert Regis领导了一个使用传统设计流程的独立项目。在这个项目中，Regis根据在一个不同的系统工程阶段开发的需求和规范手工编写了VHDL。
在一个涉及基于模型设计的项目中，BAE系统公司的系统工程师Andrew Comba首先在Simulink中开发了SDR发射机和接收机的模型。万博1manbetx他通过整合通信工具箱中的模块，加速了模型开发™，包括置乱器、差分编码器、里德-所罗门编码器、矩阵交织器、卷积编码器和正交调幅器(QAM)。
Comba将Simulink模型交万博1manbetx给了Xilinx工程师Sean Gallagher，并附上了一份波形规格说明。Gallagher在开始这个项目时没有任何重要的通信系统经验，他通过用Xilinx块代替标准的Simulink块，为使用Xilinx System Generator自动生成代码准备了模型。万博1manbetx
Gallagher在使用数据可视化范围和误码率计对更新后的模型进行仿真验证后，使用Xilinx System Generator和Xilinx ISE自动生成SDR的VHDL代码，并将其部署到FPGA进行测试。
Haessig说:“由于使用模型对设计进行了充分的模拟和验证，所以当下载到FPGA时，SDR实现立即工作。”
基于该项目初期工作的成功，BAE系统公司已经开始与MathWorks、Virginia Tech、Xilinx和Zeligsoft共同努力，以提高波形的可移植性。该小组正在开发一个接口，使由Simulink Coder™或Xilinx System Generator生成的代码能够直接集成到软件通信万博1manbetx体系结构(SCA)无线电中。
项目开发时间减少了80%。Haessig万博1manbetx说:“使用Simulink和Xilinx系统生成器，我们设计和开发了SDR的信号处理链，并将开发时间减少了10比1。”“整个项目的时间，包括硬件集成和实验室测试，减少了4比1。”
更快地发现和消除问题。在基于模型的设计中，Simulink模型直接连接到生成的代码万博1manbetx。这迫使开发人员在模型中捕获所有必需的波形细节，”Haessig说。“因此，在建模阶段的设计流程的早期发现和删除bug，而不是在后期的VHDL行为测试阶段，这可能是困难和费时的。”
时钟和接口简化。传统的设计流程要求工程师手工生成所有时钟计时，并仔细检查波形中每个组件的规格和接口要求。Haessig说:“有了Simulink和万博1manbetxXilinx System Generator，所有必要的时钟信号都可以自动生成，并且组件可以很容易地连接起来，而不需要研究关于控制、定时和其他选项的详细说明。”
您也可以从以下列表中选择一个网站: