生成可移植的、可合成的VHDL®和Verilog®从MATLAB代码®函数,仿真软件万博1manbetx®模型和Stateflow®图表。生成的HDL代码可用于FPGA编程或ASIC原型和设计。
HDL Coder提供了一个工作流顾问来自动化Xilinx的编程®, Microsemi®,英特尔®fpga。您可以控制HDL体系结构和实现,突出关键路径,并生成硬件资源利用率估计。HDL Coder提供了Simulink模型与生成的Verilog和VHDL代码之间的可跟万博1manbetx踪性,支持遵循DO-254和其他标准的高完整性应用程序的代码验证。
万博1manbetx对行业标准的支持可以通过IEC认证工具包(适用于iso26262及iec61508)。
学习HDL编码器的基础知识
从MATLAB算法生成HDL代码
从Simulink模型生成HDL代码万博1manbetx
在目标硬件平台上部署分区的硬件和软件
万博1manbetx支持第三方硬件,如Intel、Microsemi和Xilinx FPGA板
使HDL编码器符合IEC认证