混合信号Blockset
模拟和混合信号系统的分析和模拟
Das Mixed-Signal Blockset™bietmodelle für Komponenten und Störungen, Analysetools and Testumgebungen für den Entwurf und die verfikation von integrierten Mixed-Signal- schaltkreisen (ICs)。
欢迎您können PLLs, Datenkonverter andere Systeme auf verschiedenen Abstraktionsebenen modellieren。我们使用的是混合信号算法和Steuerlogik模型。您können die Modelle so anpassen, dass die Störungen wie Rauschen, Nichtlinearitäten, Jitter and Quantisierungseffekte be吸入。Durch die schnelle Simulation auf Systemebene mit 万博1manbetxSimulink®-解决变量können您可以实现调试和识别，并可以使用晶体管或模拟器。
混合信号分析仪-应用程序用于混合信号数据分析，趋势和可视化。auf grund der Option zur Integration von Cadence Virtuoso ADE in MATLAB ist es möglich, Datenbanken mit Simulationsergebnissen auf Schaltkreisebene in MATLAB®importieren。替代können您的spice - netzlisten和lineare, zeitinvariante Schaltung mit from dem ic design extra parasitären Elementen erstellen ofifiieren。Das Blockset bietet Analysefunktionen für die Nachbearbeitung von simulationsergebissen, sodass Sie Spezifikationen überprüfen, Merkmale anpassen and messergebisse melden können。
现在beginnen:
混合信号Analyzer-App:
混合信号分析仪-应用程序können您可以将混合信号数据的时间和频率用于可视化、分析和趋势分析。
auf grund der Option zur Integration von Cadence Virtuoso ADE in MATLAB ist es möglich, Datenbanken mit Simulationsergebnissen auf Schaltkreisebene in MATLAB®importieren。
在die混合信号分析仪-应用程序进口Cadence Virtuoso ADE-Datenbank。
PLL-Entwurf
在系统中使用锁相环(Phase-Locked Loops, PLLs)。Typische Architekturen sind Integer-N PLLs mit单阶双模态频率和分数- n PLLs mit delta - sigma - modulatren。Überprüfen希望您能接受我们的邀请Entwürfe欢迎您的到来。
ADC -和DAC-Design
您可以使用模数数据转换器(ADC)和模数数据转换器(DAC)系统。Typische Architekturen sind flash - adc和sukzessive - analogations - register - adc (sar - adc) sowie binär gewictete和segmentierte dac。
SAR-ADC麻省理工学院Zeitbereich。
Bausteinbibliothek
Entwerfen Sie Ihr Mixed-Signal-System mit Bausteinen wie Ladungspumpen, Schleifenfiltern, phasenfrequendetektoren (PFDs)， spannungsgesteuerten Oszillatoren (VCOs)， frequenteilern, Abtasttaktquellen usw。麻省理工学院Simscape电气™können Sie Analogmodelle auf einer niedrigeren Abstraktionsebene weiter verfeinern。
PLL-Bausteinbibliothek。
Importieren冯SPICE-Netzlisten
麻省理工学院线性电路向导模块können Sie eine SPICE-Netzliste importtieren and eine lineare, zeitinvariante Schaltung Mit parasitären, aus dem ic design extrahierten elements en erfizieren。
Schleifenfilters dritter Ordnung und resultierende Übertragungsfunktion。
Zeitliche Storungen
Modellieren Sie Anstiegs- und Abfallzeiten, endliche Anstiegsgeschwindigkeiten和变量Verzögerungen在Ihren Rückkopplungsschleifen。请您填写您的模拟表格können您的模拟表格durchführen，请您填写Stabilität zu bewerten und Einrastzeiten zu schätzen。
Phasenrauschen和抖动
Modellieren Sie aperture jitter in adc and legen Sie beliebige Profile für das Phasenrauschen im Frequenzbereich für VCOs和PLLs fest。你可以看到我们使用的是augendiagram块。
Leistungsspektrum and phasenrauschproffil für einen VCO。
Testumgebungen
我可以告诉您您的年龄，您的phasenrausens的简介，您的PLLs和特征，您的Leistung von Bausteinen的VCOs, PFDs和Ladungspumpen。我们有交流电源和直流电源，以及Öffnungs-Jitter的adc。
DC- testumgbung zur Messung der DC- and AC-Leistung。
整合IC-Simulationsumgebungen
您可以在Ihrer IC-Entwurfsumgebung中使用混合信号模型Systemebene，也可以使用模拟方法将HDL验证器™systemverilog -模块generieren中使用。Für den digitalen Teil Ihres Systems können Sie mit HDL Coder™synthetisieraren HDL- code erzeugen。
