高级综合是一个设计的高抽象层次的描述转换成一个寄存器传输级（RTL）描述为输入到传统的过程ASIC和FPGA实现工作流程。这个高层次的设计描述可以使用各种方法来表达，这取决于高级综合工具，而将所生成的RTL被表示为合成的Verilog®或VHDL®。
在一个高度抽象的工作让硬件设计师专注于开发在满足其项目要求硬件架构的环境功能。由于许多ASIC和FPGA设计开始在MATLAB算法®和Sim万博1manbetxulink®，这些都是自然的环境中执行此设计和验证。
与高级综合，硬件设计者可以聚焦在没有实现细节高电平能够容易调整到变化，跨项目重用，和更高效功能验证。
高层次综合确实需要一定量硬件体系结构细节如并行性，定时的一些概念在适当情况下，和硬件的数据类型，其通常是固定的点。最高级综合用户依赖于图形环境如Simulink中以可视化的架构和数据流。万博1manbetx一些高级合成产品，如HDL编码器TM值提供自动定点转换甚至RTL实现的原生浮点操作。
硬件设计人员还可以使用：
- HDL编码器™自动生成从Simulink和MATLAB合成的Verilog或VHDL代码用于实现硬件设计万博1manbetx
- 定点设计师TM值分析浮点模拟，提出定点数据类型，以适应在仿真期间观察到的精确度和范围，和管理施加提出或调节定点类型的过程
- HDL验证™验证从RTL或作为高级综合 - 或者该HDL实现的网表，是描述算法的MATLAB代码的功能上正确的实现或Simulink模型万博1manbetx
- 万博1manbetxSimulink的验证，确认和测试产品s manbetx 845将测试套件自动化、形式验证、覆盖和需求验证添加到高级设计和验证中
