一种半导体知识产权的核心——常被称为半导体IP核心-是一个可重用的HDL组件的FPGA, SoC FPGA，或ASIC设计。

在FPGAs和SoC FPGAs中，IP内核充当构建块，您可以使用设计工具(例如)将其集成到完整的实现中Vivado^®来自Xilinx的IP积分器和ISE或转换频率从英特尔。在安巴^®AXI互连协议(更广为人知的名称是AXI4)已经成为内存映射和流式数据传输的标准协议。

IP核生成的通用工作流生成的IP核符合Xilinx和Intel支持的AXI4接口，也符合AXI4- lite和万博1manbetxAXI4-Stream协议Xilinx^®设备。可以对它们积分自定义的IP核进入FPGA或SoC FPGA设计与Xilinx Vivado IP积分器或与Qsys从英特尔。

你可以做IP核生成MATLAB^®代码或万博1manbetx^®模型。您还可以使用IP核心生成工作流高密度脂蛋白编码器™与C/ c++代码生成功能嵌入式编码器^®在自动硬件软件工作流程目标是Xilinx Zynq^®soc和英特尔^®SoC fpga。

有关其他详细信息，请参见高密度脂蛋白编码器™。