主要内容

HDL编码器

生成VHDLVerilogFPGA和ASIC设计代码

HDL编码器™ 生成可移植、可合成的VHDL®和Verilog®来自MATLAB的代码®函数,Simulink万博1manbetx®模型和状态流®生成的HDL代码可用于FPGA编程或ASIC原型设计。

HDL Coder提供了一个工作流顾问,可以自动化Xilinx的编程®,Microsemi®,以及英特尔®FPGA。您可以控制HDL体系结构和实现,突出显示关键路径,并生成硬件资源利用率估计值。HDL编码器提供Simulink模型与生成的Verilog和VHDL代码之间的可跟踪性,为遵守DO-254和其他标准的高完整性应用程序提供代码验证。万博1manbetx

万博1manbetx可通过以下途径获得对行业标准的支持:IEC认证工具包(适用于ISO 26262和IEC 61508)。

开始

学习HDL编码器的基础知识

从MATLAB生成HDL代码

从MATLAB算法生成HDL代码

从Simulink生成HDL代码万博1manbetx

从Simulink模型生成HDL代码万博1manbetx

软硬件协同设计

在目标硬件平台上部署分区硬件和软件

支持HDL编码器的硬万博1manbetx件

万博1manbetx支持第三方硬件,如Intel、Microsemi和Xilinx FPGA板

工具鉴定和认证

通过IEC认证的HDL编码器