简单锁相环模型的设计与评估
此示例显示如何使用参考体系结构设计简单的锁相环（PLL）并使用PLL测试窗进行验证。
锁相环是一种频率合成器系统，它产生的输出信号的相位取决于其输入信号的相位。在最简单的形式中，PLL由相位/频率检测器(PFD)、电荷泵、环路滤波器、压控振荡器(VCO)和反馈环路中的时钟分频器组成。PFD和电荷泵一起产生与两个输入信号相位差成比例的误差信号。环路滤波器去除驱动VCO的错误信号中的高频成分。压控振荡器的输出通过时钟分压器馈送到PFD的输入端，产生负反馈回路。
混合信号块集™提供参考体系结构，以设计简单的PLL型号和测试台，以验证设计的型号是否满足设计规格。
设置PLL Testbench模型
打开模型simplePLL将此示例附加为支持文件。万博1manbetx该模型包括一个整数N PLL，具有单个模数预分频器块和PLL TestBench块。
open_system ('simplepll.slx'的）
PLL规范和损伤
使用的数据表Skyworks sky73134-11设计锁相环系统，锁定在2.8 GHz。
双击整数N PLL使用单个模数预分频器块打开块参数对话框，并验证这些设置：*检查损伤是否已禁用PFD.和电荷泵标签。* 在里面电荷泵标签，呢？输出电流被设置为2．7马。这死区补偿和输入阈值参数保持默认值。
在VCO标签，呢？VCO敏感性被设置为
20.MHz / v。这自由运行频率略低于目标锁定频率，并设置为2.78GHz。这相位噪声频率偏移被设置为[100E3 1E6 3E6 10E6]Hz和呢相位噪声水平（DBC / Hz）被设置为[−108−134−145−154]dBc / Hz。
考虑锁相环的参考输入频率为
1．6兆赫,时钟分频器值和最小时钟分频器值在预扫描器选项卡设置为
。
在循环过滤器标签，呢？循环带宽被设置为
160.KHZ，参考输入频率的1/10。相位保证金保持默认45度。过滤组件值自动计算。
在分析标签，两者开环分析和闭环分析选择图。
绘制PrImulation PLL循环动态
点击绘图循环动态按钮，以查看预模拟结果和测试系统的稳定性。
闭环分析包括极零图，幅度响应，步长响应和脉冲响应。系统的3 dB带宽是288.51千赫。系统是稳定的。
开环分析由PLL系统的Bode图组成。阶段保证金是44.1.度，单位增益频率为159.9千赫。
修改PLL测试台进行相位噪声测量
双击PLL TestBench以打开“块参数”对话框，并验证这些设置：*刺激标签时，锁相环的输入信号被定义为方波1．6MHz。
在设置标签，检查一下相位噪声选择测量选项。操作频率和锁定时间取消选择测量选项。设定分辨率带宽到
50.千赫，光谱平均数量到4.和持续时间到1.5E-5s。
在目标指标标签，设置相位噪声（DBC / HZ）到
[−108−134−145−154]，与PLL相位噪声分布相同。
绘制PLL相位噪声分布
运行下面的模拟1.35E-4s。仿真结果显示在PLL测试台的图标上。特定频率偏移处的测量相位噪声水平与其目标值一致。
双击PLL TestBench块以打开“块参数”对话框。点击绘制相位噪声分布图按钮。PLL工作频率是2．8测得的相位噪声轮廓与目标轮廓相匹配。
参考
也可以看看
pll testbench.|用单个模数预分频器整数N PLL
相关的话题
你也可以从以下列表中选择一个网站:
