主要内容

数据采集流程

当设计在FPGA上运行时，使用FPGA数据捕获来观察来自设计的信号。该功能从FPGA捕获信号数据窗口，并将数据返回给MATLAB®或仿真万博1manbetx软件®．

从FPGA板捕获数据到MATLAB或Simulink有两个工作流程:万博1manbetx

  • 第一个工作流-当您使用HDL Coder™生成HDL IP时，使用HDL工作流顾问工具来生成数据捕获IP并将其集成到设计中。

  • 第二个工作流-如果您有一个现有的HDL设计，HDL Verifier™提供工具来生成数据捕获IP。然后，手动将生成的IP集成到FPGA设计中。

为了从您的设计中捕获信号，HDL验证器生成一个与MATLAB通信的IP核。在设计中使用HDL Coder工作流程自动集成数据捕获IP核。否则，手动将此IP核集成到HDL项目中，并将其与其余设计一起部署到FPGA。然后，使用以下方法之一来捕获数据。

  • 为了将数据捕获到MATLAB - HDL验证器生成一个自定义工具，返回捕获的信号数据。或者，您可以使用生成的System对象™以编程方式捕获数据。

  • 为了将数据捕获到Simulink - HDL万博1manbetx验证器生成一个块，该块具有与您捕获的信号对应的输出端口。

在这两种情况下，您都可以为捕获的数据指定数据类型、要捕获的窗口数量、控制何时捕获数据的触发条件，以及控制捕获哪些数据的捕获条件。

当设计在FPGA上运行时，首先生成的IP核等待指定的触发条件。通过在一个或多个信号上匹配的特定值定义触发条件。当检测到触发器时，逻辑将指定的信号捕获到缓冲区，并通过JTAG接口将数据返回给主机。然后，您可以在MATLAB工作区或Simulink模型中分析和显示这些信号。万博1manbetx

为了充分利用缓冲区大小并仅捕获有效数据，还可以定义捕获条件。定义捕获条件的方法与定义触发器条件的方法相同。当检测到触发器并且满足捕获条件时，逻辑只捕获指定信号的有效值。

使用HDL工作流顾问生成和集成数据捕获IP

当你使用HDL工作流顾问工具来生成你的HDL设计，首先在Simulink中标记有趣的信号作为测试点。万博1manbetx配置您的设计HDL工作流顾问工具:

  • 属性选择连接通道类型FPGA数据捕获(需要HDL验证程序)参数中的设定目标参考设计的任务。有关更多信息，请参见设定目标参考设计(高密度脂蛋白编码器)．

  • 属性启用测试点生成为测试点启用HDL DUT端口生成参数中的设置目标接口的任务。有关更多信息，请参见设置目标接口(高密度脂蛋白编码器)．

  • 将测试点信号连接到FPGA数据采集接口。设置目标接口的任务。

  • 中设置数据收集的缓冲区大小和最大序列深度生成RTL代码和IP核的任务。若要在IP核中包含捕获条件逻辑，请选择在FPGA数据捕获中包含捕获条件逻辑．有关更多信息，请参见生成RTL代码和IP核(高密度脂蛋白编码器)．

然后，运行其余步骤，为您的设计生成HDL并为FPGA编程。生成设计中集成了数据捕获IP核。现在您已经准备好了捕获数据．

为现有HDL设计配置和生成IP核

在捕获FPGA数据之前，首先指定要捕获哪些信号，以及要返回多少个样本。使用FPGA数据捕获组件生成器来配置这些和其他设置，并生成HDL IP核。IP核包括:

  • 用于您想捕获或用作触发条件一部分的每个信号的端口

  • 用于捕获每个信号所要求的样本数量的内存

  • JTAG接口逻辑与MATLAB通信

  • 可以在运行时配置的触发和捕获条件逻辑

  • 用于控制来自FPGA的数据流的准备捕获信号

该工具还生成自定义的FPGA数据采集工具、系统对象和与FPGA通信的模型。

将IP集成到FPGA

为了使MATLAB与FPGA通信，必须将生成的HDL IP核集成到FPGA设计中。如果你使用HDL工作流顾问工具来生成你的数据捕获IP，这一步是自动的。在这种情况下，数据捕获IP以单时钟速率运行，这是被测设备(DUT)的主时钟。如果你没有使用HDL工作流顾问工具，按照生成报告中的说明操作。中添加生成的HDL文件hdlsrc文件夹到您的FPGA项目。然后实例化HDL IP核，datacapture，在您的HDL代码中，并将其连接到您要求捕获和触发器的信号。编译项目和编程的FPGA与新的图像。

捕获数据

FPGA数据捕获IP核通过JTAG电缆在FPGA板和主机计算机之间进行通信。确认JTAG线缆已连接。在抓数据之前，可以设置抓数据的数据类型，设置触发条件(何时抓数据)，设置抓数据条件(要抓的数据)。要配置这些选项并捕获数据，您可以:

  • 打开FPGA数据采集工具。设置触发器、捕获条件和数据类型参数，然后将数据捕获到MATLAB工作空间。

  • 所生成的System对象hdlverifier。FPGADataReader．使用System对象的方法和属性设置数据类型、触发条件和捕获条件，然后调用该对象以捕获数据。

  • 在Si万博1manbetxmulink中，打开生成的模型并配置FPGA数据读取器块。然后运行模型以捕获数据。

捕获数据并将其导入MATLAB工作区或Simulink模型之后，就可以分析、验证和显示数据了。万博1manbetx

另请参阅

|||

相关的话题