主要内容

用于Xilinx Z万博1manbetxynq平台的HDL编码器支持包

的FPGA部分生成代码ZynqSoC

用于Xilinx的HD万博1manbetxL Coder™支持包®Zynq®平台万博1manbetx支持生成IP核,可以使用Xilinx Vivado集成到FPGA设计中®或Xilinx ISE。当与嵌入式编码器®万博1manbetxXilinx Zynq平台支持包,该解决方案可以使用C和HDL生成代码对Xilinx Zynq SoC进行编程。硬件/软件协同设计工作流跨越仿真、原型、验证和实现。

设置和配置

下载并安装支持包,以便与第三方EDA工具和万博1manbetx支持的硬件一起使用

硬件软件合作设计基础知识

了解软硬件协同设计工作流,以及如何使用workflow Advisor在SoC平台上运行算法

建模

在Simulink中建模算法万博1manbetx®通过使用一个简化的协议来映射到AXI4- stream、AXI4- stream Video或AXI4主接口

定制IP核一代

从您的DUT生成HDL IP核,用于部署到默认的系统参考设计或注册到板的自定义参考设计

自定义板和参考设计

为Xilinx Zynq平台定义和注册自定义参考设计或自定义板

部署和验证

创建包含用户编程的bitstream并下载到Xilinx Zynq平台