无线HDL工具箱
Diseñe e通过FPGA、ASIC和SoC实现5G和LTE通信
无线HDL工具箱™(前路LTE HDL工具箱™万博1manbetx®在OFDM的基础上，对comunicación inalámbrica 5G, LTE和个性化的硬件目的地进行了详细的验证。包括参考的申请单，在面包加工过程中和在面包和面包之间的申请单。
有可能修改参考资料中的相关内容diseño。实现的HDL算法的工具箱están优化的para lograr的效率，así como的必要的prototiado和despliegue在producción配置FPGA, ASIC和SoC。
算法的工具箱están diseñados para general código可读的VHDL®y Verilog®(con HDL编码™)。在OFDM中实现了diseños 5G, LTE和个性化的数据传输，为无线电的配置提供了传输和接收器的具体模型(硬件和通信工具箱的配套)。
Mas给:
Búsqueda de celdas de 5G New Radio (NR)
在硬件实现中使用现有的基础知识sincronización de señales primarias y secundarias (PSS y SSS) de acerdo con estándar 5G NR.包括一个MATLAB算法的参考资料，para verificación。
Recuperación de SIB1, MIB y búsqueda de celdas en LTE
利用eSte Imistema Para Detectar y DemodularseñaleseNodeb，AsíCoMoPara Decodificar LaInformióndelBloquedefiginalaCiónMaestro（MIB）Y El Bloque deInformacióndelSistema（SIB1）Para Su Uso en Aplicaciones de FPGA O ASIC。EL Imbistema Acpite Los Modos FDD Y TDD，Y SE HA Probado EN硬件Para DetectarSeñalesTETENTENTRES Ordentes Distintos。
发射接收器OFDM可配置
我们可以通过multiplexación por división de recuencias ortogonales (OFDM)向您发送数据。配置los parámetros, los tipos de modulación de símbolos y las tasas de codificación。模型配置了gauss (AWGN)的缺陷。包括一个参考的算法的MATLAB para verificación。
传输器F-OFDM的形式谱。
知识产权(IP)第5G NR
Diseñe aplicaciones FPGA o ASIC de 5G NR más rápidamente中实现的硬件算法的普及。Modelice模拟实现硬件算法的codificación y decodificación de comprobación de baja densidad (LDPC)， codificación y decodificación polar, y modulación y demodulación de símbolos, junto con su funcialidad personalizada。一个continuación, utilice HDL Coder™para generar VHDL o RTL Verilog sintetizable。
Configuración del bloque NR极性解码器优化段HDL。
IP属于LTE
Modelice模拟实现高效的硬件算法específicos para LTE，故事性como codificadores解码turbo, convolucionales y CRC, así como解调OFDM。一个continuación, utilice HDL Coder para generar VHDL or RTL Verilog sintetizable para todo su生存。
解码的turbo y CRC的LTE优化段HDL总线señales的控制。
IP地址multiestándar
在硬件方面，我们使用了多种方法，包括LTE, WLAN, transmisión de vídeo digital (DVB)， WiMAX®e HiperLAN, así como para las通信的数字por satélite。
Uso de Bloques de Puperuncter Y Decodificador Viterbi Para Decodificar Muestras CodificAdas Con Una Tasa deCodificacióndeWlan。
Conversión entre tramas y muestra
我们可以用MATLAB来计算®一份联合国五金加工控制手册。continuación，确认硬件流在一个tramas中验证的参考算法的上nivel。
Conversión de tramas en muestra y generación de señales de控制。
ejegrios y plantillasdeverificacióndematlab y simu万博1manbetxlink
Descubra cómo utilzar los algoritmos y las pruebas的5G工具箱™o LTE工具箱™para verificar su implementación en硬件。
Cosimulación de HDL y FPGA
Utilice HDL Verifier™para verificsusuresema de hardware a través de la simulación RTL在一个套件的FPGA conectado de desarrollo de MATLAB或Simulink的pruebas。万博1manbetx
将FPGA的原型与Simulink相结合万博1manbetxVerificación basada en硬件高密度脂蛋白校验。
无线电定义软件平台(SDR)
原型su aplicación inalámbrica descargando lospaquetes de soporte de hardware de Communications Toolbox™para SDR de Zynq®一种结构上的利用，SDR习惯的中间高密度脂蛋白编码器．
Despliegue en produccion
使用HDL编码器的通用接口RTL和AXI独立的平台和部分的现有模型的硬件。
Generación de código con接口de interconexión de SoC。
