无线原型制作和生产开发必需品
团队如何一起工作以快速迭代，使用已验证的设计IP提高效率，并自动化RTL代码和验证模型的创建
一个八分钟的阅读
第一节
自上而下的合作
在过程中提前汇集多项技能
随着无线标准和基础设施的增长，必须在快速时间线下开发新的系统和硬件。划分责任并依赖规范文件的传统工作流程防止在计划中提供新颖产品所需的多学科合作类型。s manbetx 845
点击下面图片上的数字，看看工程团队如何合作。
1
2
3.
1
2
3.
1
多麦田设计平台
将系统、算法和特定领域的工程师聚集在一起，在可视化环境中协作，共同探索和开发系统、算法和体系结构。您可以建模您的天线，接收器，放大器，ADC/DAC，调制/解调，错误校正，和信号处理，以及核心的数学和逻辑。
1
2
3.
2
用于验证和验证的系统级仿真
模拟从天线到比特的整个系统，以优化系统吞吐量，并提前检测和消除昂贵的问题。较高的抽象级别意味着模拟的细节较少，这导致更快的运行时间和更容易调试。管理测试和跟踪功能覆盖，以确保在原型制作和生产开发之前的稳健验证。
1
2
3.
3.
优化实现架构的能力
这种自顶向下的方法使通信、DSP和硬件工程师能够持续协作，以适应在比特流上工作的算法，权衡并行处理和资源使用，管理数据流的时间和延迟，并平衡数值准确性和定点量化的效率。他们可以使用相同的刺激作为算法设计来模拟每个细化步骤，同时将结果和算法的性能进行比较。
多麦田设计平台
将系统、算法和特定领域的工程师聚集在一起，在可视化环境中协作，共同探索和开发系统、算法和体系结构。您可以建模您的天线，接收器，放大器，ADC/DAC，调制/解调，错误校正，和信号处理，以及核心的数学和逻辑。
用于验证和验证的系统级仿真
模拟从天线到比特的整个系统，以优化系统吞吐量，并提前检测和消除昂贵的问题。较高的抽象级别意味着模拟的细节较少，这导致更快的运行时间和更容易调试。管理测试和跟踪功能覆盖，以确保在原型制作和生产开发之前的稳健验证。
优化实现架构的能力
这种自顶向下的方法使通信、DSP和硬件工程师能够持续协作，以适应在比特流上工作的算法，权衡并行处理和资源使用，管理数据流的时间和延迟，并平衡数值准确性和定点量化的效率。他们可以使用相同的刺激作为算法设计来模拟每个细化步骤，同时将结果和算法的性能进行比较。
关键的外卖
- 支持多个领域专家之间的协作
- 模拟系统级别的行为，以早期检测和消除昂贵的问题
- 通过更广泛的架构探索来提高质量
第二节
FPGA原型，没有VHDL / Verilog专业知识
目标和调试FPGA原型硬件直接来自Matlab和Simulink万博1manbetx
FPGA或软件定义的无线电（SDR）硬件平台上的原型无线通信算法在现实的操作条件下提供了早期洞察性能，并且通常作为项目对生产开发的进展来说是关键示范检查点。传统的原型工作流程在稀缺的硬件设计工程师中造成沉重的负担，使用matlab®和仿真软万博1manbetx件®使得通信和DSP工程师在创建和调试FPGA原型方面更为自足。这种方法会导致更快的迭代并以更少的时间和精力进入工作原型。
增量的原型
引导和自动化硬件定位
虽然没有针对FPGA硬件的快捷方式，但是指导和自动化使其更加可达到。固定点Designer™自动化量化过程，以帮助您平衡效率与准确性。HDL编码器Workflow Advisor管理从帮助准备您的设计，以通过FPGA实现一直针对目标。
连接分析和调试
原型设计引入了意料之外的现实世界影响，如干扰，这可能导致设计故障或比预期的表现更差。您可以使用MATLAB和Simulink来分析万博1manbetx和调试这些问题，直接连接设备或通过捕获无线波形用于仿真。
关键的外卖
- 迭代并更快地进入工作原型
- 增加您在数字硬件上原型的能力
- 在Matlab和Simulink中分析和调试万博1manbetx
第三节
Hardware-Proven设计知识产权
使用基于标准的算法的可配置硬件实现来加快项目计划
无线通信严重依赖标准信号协议、调制/解调方案和纠错编码，以确保系统和设备的互操作性。在大多数情况下，这个标准功能并不能区分您的应用程序，但是您仍然需要将它集成到FPGA或ASIC中。使用可靠的知识产权(IP)可以节省工程师的时间和精力，使他们能够专注于开发和实现您独特的功能。
- 1.参考应用程序
- 2. IP块
- 3.自上而下的验证工作流程
关键的外卖
- 使用Proven IP保存硬件设计和验证时间和精力
- 将硬件工程资源集中在独特的功能上
- 从高抽象的无线设计IP验证、调整和生成代码
第四节
硬件设计和验证的代码生成
探索和模拟硬件架构，然后自动生成特定于项目的RTL和验证组件
依靠规范文件来传达功能意图暴露了来自监督和假设的风险，并使难以适应变化。自上而下的工作流程通过硬件实现架构精制高级算法，从而轻松探索更多选项，然后是高级验证。从那里开始，您可以直接生成代码和模型，以开始生产硬件设计和验证。
算法和硬件工程师之间的协作
硬件工程师可以在可视化环境中与通信和DSP工程师协作，以调整他们的算法的并行性、定时和定点量化，以有效地映射到硬件，同时产生足够准确的结果。结果是一个易于遵循的仿真模型，您可以从中生成用于下游设计和验证的代码。
目标无关的HDL代码生成
通过从算法到定点硬件架构的迭代细化，可以自动生成可读、可合成的VHDL®或者verilog.®RTL。自定义项目要求和目标设备的RTL，并适应敏捷性的变化。
SystemVerilog验证组件生成
您可以通过从Matlab或Simulink算法和测试生成SystemVerilog DPI或UVM验证组件来开始连接算法和硬件开发。万博1manbetx自动验证模型生成使得能够在模拟实现中快速更新数字算法中的变化，反之亦然。
关键的外卖
- 通过探索广泛的硬件架构选项来提高质量
- 快速适应变化，并为新需求重新生成代码
- 生成模型以速度验证环境创建