Simulink中的GSM数字下变频器万博1manbetx
此示例显示了如何模拟用于GSM（全球移动）基带转换的固定点数字下变频器的稳态行为。示例模型使用Simulink®和DSP Systembox™的块，以模万博1manbetx拟TI GC4016四分之一数字下变频器（DDC）的操作。
DDC执行：
输入信号的数字混合（下转换）
窄带低通滤波和抽取
获得数据流的调整和最终重新采样
在该模型中，DDC接受高采样率（69.3333 MSP）带通信。DDC产生低采样率（270.83ksps）基带信号，准备解调。
改变GSM源
您可以使用啁啾和正弦信号之间切换GSM来源块在示例模型中。您可以使用其他源代替此块来模拟应用程序，但您必须调整下游混音器子系统的参数。
调整归一化调谐频率和相位偏移值
确保您的GSM源信号通过最小错误收到和混合，您应该调整归一化调整频率寄存器值和标准化相位偏移寄存器值。
由于此示例正在模拟TI GC4016四分之一数字下变频器，因此必须以特定格式输入这些值。这归一化调整频率寄存器值应该是签名的TwoS补充32位整数，表示0和采样频率之间的归一化范围。使用正频值进行转换。这标准化相位偏移寄存器值应该是一个无符号的16位整数，也表示归一化范围。有关详细信息，请参阅TI GC4016四分之一数字下流转换器文档和DSP系统工具箱NCO库块参考文档。
比较基于NCO和Cordic系的混合器实现
查看数字混音器实际输出范围和混音器输出比较范围，将基于NCO的混频器实现输出进行比较到基于Cordic的混频器实现输出。这两种实现都可以产生类似的输出值，但是实现选择基于可用的硬件资源和性能约束。通常，基于NCO的方法折衷查找表大小（只读存储器资源）具有速度性能，而基于CORDIC的方法可以基于所需的CORDIC内核迭代的数量来对较小的内存资源进行速度性能。
调整基于NCO的混频器参数
查看NCO余弦谱分析仪块的输出，观察调整基于NCO的混频器子系统块参数的效果。
抖动
要在整个可用带宽中传播寄生频率，可以将抖动信号添加到累加器相位值。在该示例中，抖动信号由组成二进制移位寄存器的PN序列发生器和独占或门（NCO块内部）生成。抖动位自动确定
抖动位数=累加器字长度 - 表地址字长度
当您增加超出最佳值的抖动位数时，噪声底部开始上升。当您减少最佳值以下的抖动位数时，杂散频率的外观将降低NCO系统的虚假自由动态范围。
有关更多信息，请参阅DSP系统工具箱NCO库块参考文档。
调整基于CORDIC的混频器参数
查看Cordic余弦频谱分析仪的输出，观察调谐Cordic系机子系统块参数的效果。
抖动发生器的相蓄能器
具有抖动发生器子系统的相位蓄能器计算角度θ.CORDIC复杂旋转功能的输入。查看Cordic余弦谱分析仪的输出，观察调谐相位累加器与发电机子系统参数的效果。
与上述基于NCO的混合器一样，您可以将抖动信号添加到相位累加器值，以扩展整个可用带宽的杂散频率。抖动信号由由二进制移位寄存器组成的PN序列发生器生成，并且独占或栅极（具有抖动发生器的相位累积器内部）。选择抖动位数为15以与基于NCO的混合器的余弦光谱性能紧密匹配。
Cordic Complex旋转
Cordic复杂旋转计算U * EXP（J * THETA）使用CORDIC旋转算法。请参阅固定点设计器™文档以了解cordicrotate.功能。另请参阅下面列出的参考文献，了解有关基于Cordic的数字混音器方法的更多信息。
调整抽取滤波器参数
CIC DECIMATOR，补偿冷杉和可编程FIR块一起使用以实现：
高比约比率
混叠衰减
特定于应用的过滤
您可以使用过滤器设计器可视化和分析过滤器。请参阅信号处理工具箱™文档以了解过滤器设计器。
双击示例模型中的CIC DECIMIDATOR块允许您查看过滤器的实现。要自定义DDC，可以通过编辑CIC抽取块参数来更改CIC滤波器。
使用整数溢出“包装”算法来实现CIC抽取滤波器，以在其级联集成器 - 梳结构中执行抽取滤波。这种类型的过滤器是在FPGA和ASIC等硬件上实现的经济学，因为所需的唯一算术运算是求和的;不需要倍增。有关CIC过滤器的更多信息，请参阅以下参考文献。
补偿冷杉块调整CIC通带的滚动，可编程FIR块过滤信号以满足GSM基带频谱屏蔽的要求。您可以调整这些过滤器的增益和系数。
补偿FIR滤波器的输入增益通过粗增益参数。TI GC4016四分之一数字下变频器需要输入粗参数将CIC滤波器的输出换档0 - 7位，根据2 ^粗糙。因此，您可以输入0 - 7粗粗加区块掩码中的增益参数。
可编程FIR块输出的增益通过美好的增益参数。TI GC4016四分之一数字下变频器需要输入美好的参数以将信号移动1 - 4位，根据精细/ 1024.。因此，您可以进入1到16383.为了美好的Figh Gain块掩码中的增益参数。
调整速率转换块参数
DDC的最后阶段可用于更改DDC的输出速率，以匹配特定系统解调器输入的基带频率。速率转换块是一个固定点滤波器，其与DSP系统工具箱中的FIR速率转换块类似。速率转换块ndelay参数是插值因子，而且ndec.参数是抽取因子。
分析DDC.
您可以使用范围和固定点工具观察和分析模拟结果。
范围
双击示例模型中的示波器块以访问以下范围：
NCO余弦谱
CORDIC余弦谱
数字混频器实际输出
混频器输出比较
CIC Deetimator输出
补偿冷杉输出
可编程冷杉输出
重新采样器输出
固定点工具
通过进入“分析”菜单并选择“固定点”工具，请调用固定点工具界面。此界面允许您在示例模型中查看任何子系统中的最大值，最小值和溢出，在任何子系统中的任何子系统中的固定点块。有关固定点工具的更多信息，万博1manbetx请参阅Simulink和Fixed-Point Designer™文档。
更多信息
有关CIC滤波器的更多信息可以在此处找到：
Hogenauer，E。B。，“一个经济的数字过滤器，用于抽取和插值，”IEEE®论音响，语音和信号处理，ASSP-29（2）：155 - 162,1981。
有关基于CORDIC的下式转换的更多信息，请访问：
Lohning，M.，Hentschel，T.和Fettweis，G.，“在软件无线电终端中的数字下转换”，第十欧洲信号处理会议的诉讼程序（Eusipco），1517 - 1520,2000。
Vals，J.，Sansaloni，T.，Perez-Pascual，A.，Torres，V.和Almenar，V。“使用Cordic在软件定义的收音机中使用：教程”，IEEE通讯杂志，46 - 50，2006年9月。
杨，S.，吴，Z.和仁，G。，“基于FPGA的FSK的设计与实现，如果是数字接收器”，第一国际航空航天和航空公司系统与控制研讨会（ISSCAA），819 - 821，2006年1月。
andraka，Ray，“基于FPGA的电脑识别算法的调查”，1998年ACM / SIGDA第六国际研讨会上的课程可编程门阵列，191 - 200，2月22日至24日，1998年。
Volder，Jack E.，“Cordic三角计算技术”，电子电脑上的IRE交易，卷EC-8,330 - 334，1959年9月。
您还可以从以下列表中选择一个网站：
