多重速率的IP核心代
这个例子展示了HDL编码器™支持与多个样本率当您运行设计万博1manbetxIP核心代工作流。
如果你只使用AXI4奴隶接口AXI4或AXI4-Lite等,当你使用自由奔跑为处理器/ FPGA同步在设计中,您可以使用多个样本率没有限制。
接口的端口映射到AXI4-Stream时,AXI4-Stream视频,或AXI4主界面,使用多个样本率,确保DUT端口映射到AXI4接口运行最快的速度HDL代码生成后的设计。
这些例子说明如何设计模型与多个样本率使用AXI4-Stream时,AXI4-Stream视频,或AXI4-Master主接口。
运行的一部分设计速度慢
您可以运行设计的一部分,以较慢的速度,同时确保DUT端口映射到界面运行最快的速度。这个例子说明了映射AXI4-Stream视频接口但你可以映射到AXI4-Stream或AXI4主接口使用这种方法。
例如,打开模型hdlcoder_axi_video_multirate。
load_system (“hdlcoder_axi_video_multirate”)set_param (“hdlcoder_axi_video_multirate”,“SimulationCommand”,“更新”)open_system (“hdlcoder_axi_video_multirate”)
在这个模型中,DUT端口对应的输入和输出Video_Algorithm最快的速度运行。
open_system (“hdlcoder_axi_video_multirate / Multirate_DUT”)
这些端口可以映射到AXI4-Stream视频接口。设计的一部分,在室外跑步这个算法对应于输入慢和输出slowOut运行以较慢的速度可以映射到AXI4或AXI4-Lite接口。这个图显示了一个示例的目标平台接口映射模型。
注意:使用像素控制总线的创造者和像素控制总线选择器模块,您必须安装视觉HDL工具箱™。如果你没有视觉HDL工具箱,使用总线创造者和总线选择器块。
应用优化设计的一部分运行速度慢
在多重速率的支持下,你可以把资万博1manbetx源共享等优化设计的一部分以较慢的速度运行。确保不要引入速度仿真软件优化™模型。万博1manbetx这个例子说明了映射AXI4-Stream接口但你可以映射到AXI4-Stream视频或AXI4主界面通过使用这种方法。
例如,打开模型hdlcoder_axi_multirate_sharing
load_system (“hdlcoder_axi_multirate_sharing”)set_param (“hdlcoder_axi_multirate_sharing”,“SimulationCommand”,“更新”)open_system (“hdlcoder_axi_multirate_sharing / DUT”)
在这个模型中,子系统包含一个简单multiply-add算法以较慢的速度运行。
open_system (“hdlcoder_axi_multirate_sharing / DUT /子系统”)
资源共享可以应用到这部分的设计。保存在这个子系统的参数,运行hdlsaveparams。
hdlsaveparams (“hdlcoder_axi_multirate_sharing / DUT /子系统”)
% %设置模型的hdlcoder_axi_multirate_sharing HDL参数hdlset_param (‘hdlcoder_axi_multirate_sharing’,‘HDLSubsystem’,‘hdlcoder_axi_multirate_sharing / DUT’);hdlset_param (“hdlcoder_axi_multirate_sharing”、“ReferenceDesign”,默认系统与AXI4-Stream接口);hdlset_param (“hdlcoder_axi_multirate_sharing”、“ResetType”、“同步”);hdlset_param (' hdlcoder_axi_multirate_sharing ', ' SynthesisTool ', ' Xilinx Vivado ');hdlset_param (' hdlcoder_axi_multirate_sharing ', ' SynthesisToolChipFamily ', ' Zynq ');hdlset_param (' hdlcoder_axi_multirate_sharing ', ' SynthesisToolDeviceName ', ' xc7z020 ');hdlset_param (' hdlcoder_axi_multirate_sharing ', ' SynthesisToolPackageName ', ' clg484 ');hdlset_param (' hdlcoder_axi_multirate_sharing ', ' SynthesisToolSpeedValue ', ' 1 ');hdlset_param (' hdlcoder_axi_multirate_sharing ', ' TargetDirectory ', ' hdl_prj \ hdlsrc ');hdlset_param (‘hdlcoder_axi_multirate_sharing’,‘TargetFrequency’, 50); hdlset_param('hdlcoder_axi_multirate_sharing', 'TargetPlatform', 'ZedBoard'); hdlset_param('hdlcoder_axi_multirate_sharing', 'Workflow', 'IP Core Generation'); % Set SubSystem HDL parameters hdlset_param('hdlcoder_axi_multirate_sharing/DUT/Subsystem', 'SharingFactor', 3);
您可以将DUT接口端口映射到AXI4-Stream主人或奴隶AXI4-Stream接口。这个图显示了一个示例的目标平台接口映射模型。
