IP缓存速度参考设计合成
支持的目标平台万博1manbetxIP核心代工作流与Xilinx®Vivado®,您可以使用IP缓存。IP缓存减少了合成时间的参考设计许多IP模块或IP模块和一个重要的综合运行时。当你启用IP缓存,Vivado项目使用了一个脱离环境(OOC)工作流。此工作流综合参考设计断章取义的IP从顶层设计。OOC工作流加速项目运行,因为合成工具重用IP缓存,并没有后IP当您运行工作流。
如果你不使IP缓存,默认情况下,Vivado项目使用全球合成流。这个流综合参考设计的IP模块的顶层设计。在随后的项目运行,此工作流后IP模块的参考设计。
要求使用IP缓存
目标工作流程:
IP核心代万博1manbetx仿真软件实时FPGA的I / O使用Xilinx Vivado Speedgoat董事会
合成工具:Xilinx Vivado
一个IP缓存是什么?
IP缓存文件夹,包括子文件夹对应IP模块的参考设计。每个文件夹都是由一个哈希索引对应的文件名。对于每个IP模块,子文件夹包含Xilinx核心实例(XCI)文件,设计检查点(DCP)文件和合成日志文件。DCP是一个容器文件,其中包含合成网表,黑盒HDL存根文件,输出时钟约束。
重用IP缓存运行工作流时,IP合成与IP的哈希索引缓存。哈希索引匹配对应于一个IP缓存中。IP在后续运行缓存,使用相同的:
部分,语言和目标平台的设置
参考设计版本
目标频率
hdl_prj缓存文件夹在您创建的IP
IP缓存是如何工作的
当你启用IP缓存,Xilinx Vivado项目使用了一个脱离环境(OOC)工作流。OOC设计流程是一个自下而上的工作流程:
综合参考设计的IP模块分别从顶层设计。合成输出设计检查点(DCP)文件。
综合你的顶层设计,将IP参考设计作为一个黑盒通过使用提供的DCP HDL存根文件。
实现你的设计在目标设备上通过连接IP设计的网表检查点文件与您的顶级网表。
对于大的参考设计,OOC流改善合成运行时,因为你不需要后IP当你修改你的设计和运行工作流。了解更多关于OOC工作流和IP合成选项,请参阅Xilinx文档。
启用IP缓存
在你启用IP缓存之前,指定IP核心代工作流作为目标,然后指定目标平台的设置。启用IP缓存:
从高密度脂蛋白流程顾问,创建项目任务,选择启用IP缓存复选框。
从命令行,可以使用
EnableIPCaching财产的hdlcoder.WorkflowConfig类。使用这个属性,创建一个对象hdlcoder.WorkflowConfig类或高密度脂蛋白工作流顾问设置导出到一个脚本。中国= hdlcoder.WorkflowConfig (“SynthesisTool”,“Xilinx Vivado”,“TargetWorkflow”,“IP核心代”);%……%……中国。EnableIPCaching = true;
IP缓存高密度脂蛋白编码器参考设计
使用IP缓存对于大型参考设计有重大的合成时间。例如,高密度脂蛋白编码器™参考设计默认的视频系统(需要HDMI融合模块)是一个潜在的候选人IP缓存。
请注意
的Speedgoat io333 - 325 k你使用的板万博1manbetx仿真软件实时FPGA的I / O工作流程有一个IP缓存。您第一次运行工作流,代码生成器重用这个IP缓存,使参考设计合成时间。
启用IP缓存,在高密度脂蛋白工作流顾问指定IP核心代工作流作为目标,然后指定目标平台的设置。在你首次运行工作流:
在创建项目任务,选择启用IP缓存复选框。
当您运行这个任务时,工作流创建一个空的IP缓存文件夹。你可以看到
ipcache文件夹中hdl_prj / vivado_ip_prj路径。运行构建FPGA比特流的任务。
这个任务填充IP缓存文件夹与合成日志和检查点文件生成的HDL设计IP核心和其他IP块在参考设计。当这个任务已经成功运行,你可以看到生成的文件
ipcache文件夹中。
当您运行这个IP核心代工作流第二次的构建FPGA比特流任务中,您可以看到任务运行时的改善。确保你使用相同的IP设置和hdl_prj文件夹是您第一次运行工作流。当这个任务成功运行,看看您的工作流重用IP缓存,打开workflow_task_buildFPGABitstream.log文件。
这个代码片段显示Vivado项目启动工作的最大数量合成设计和重用IP模块IP缓存文件夹中。你可以看到cacheIDIP模块的匹配的子文件夹的文件名ipcache文件夹中。
…# reset_run impl_1 # reset_run synth_1 # launch_runs(工作4 synth_1………信息(IP_Flow 19 - 4760):使用缓存IP综合设计IP system_top_RGBtoYCbCr_0_0 cacheID = 3575924730488800信息:[IP_Flow 19 - 4760]使用缓存IP综合设计IP system_top_YCbCrtoRGB_0_0 cacheID = e71459f41e26e141信息:[IP_Flow 19 - 4760]使用缓存IP综合设计IP system_top_xbar_0 cacheID = d0f0971cb77bcaed信息:[IP_Flow 19 - 4760]使用缓存IP综合设计IP system_top_axis2hdmi_0_0 cacheID = 7601 a322f9fd0ec4……
在自定义参考设计IP缓存
如果您使用的是您自己的自定义参考设计、IP缓存可以加速参考设计合成首次当您运行工作流。重用IP缓存,创建一个IP缓存zip文件,然后确保参考设计定义文件指向这个zip文件。
创建一个IP缓存zip文件:
打开HDL工作流仿真软件Advisor万博1manbetx®DUT子系统模型,然后运行IP核心代工作流的生成RTL代码和IP核心的任务。
在创建项目任务,选择启用IP缓存复选框,然后单击运行这个任务。这个任务创建一个空的IP缓存文件夹。
运行的工作流构建FPGA比特流的任务。这个任务填充高密度脂蛋白的IP缓存IP核心和参考设计IP模块。
IP的缓存文件夹,删除DUT的IP核心文件生成的。剩下的文件从这个文件夹提取到一个zip文件,名字
ipcache.zip参考设计,然后保存文件的文件夹。
在参考设计重用IP缓存,定义文件plugin_rd.m,可以使用IPCacheZipFile财产的hdlcoder.ReferenceDesign类。通过使用该属性,您添加的ipcache.zip文件到Xilinx Vivado项目。
函数hRD = plugin_rd ()%参考设计的定义hRD = hdlcoder.ReferenceDesign (“SynthesisTool”,“Xilinx Vivado”);%……%……hRD。IPCacheZipFile =“ipcache.zip”;
另请参阅
hdlcoder.Board|hdlcoder.ReferenceDesign
