基于HDL工作流顾问的FIL仿真万博1manbetx
步骤1:启动HDL工作流顾问
按照说明调用HDL工作流顾问。看到开始使用HDL工作流顾问（HDL编码器）．
笔记
你必须有一个HDL编码器™ 使用HDL Workflow Advisor生成HDL代码的许可证。
步骤2:设置目标和目标频率
在步骤1,设定目标,点击1.1设定目标装置和合成工作流程然后做以下事情:
选择
FPGA-in-the-Loop从位于的下拉列表中目标工作流．在下面目标平台，从下拉列表中选择一个开发板。家庭,设备,包,速度由HDL工作流顾问填充。如果您还没有下载HDL验证器™FPGA板支持包，请选择万博1manbetx
多拿些板子．下载FPGA单板支持包后返回本步骤。万博1manbetx对于文件夹，输入保存项目文件的文件夹名称。默认值是
高密度脂蛋白在当前工作文件夹下。
在步骤1.1中选择FIL目标后，单击1.2设置目标频率．
设定目标频率(MHz)查询在FPGA上实现的设计的时钟速度。可用的频率范围显示在频率范围(MHz)参数。对于英特尔®boards和Xilinx®， Workflow Advisor检查所请求的频率与所请求的电路板的可能频率。如果请求的频率不能用于此板，Workflow Advisor将返回一个错误并建议备用频率。在Xilinx Vivado®-万博1manbetx支持的单板或PCI Express®板，工作流顾问无法检查频率。合成工具在请求的频率下尽最大努力，但如果无法达到指定的频率，则可以选择备用频率。默认值是
25MHz。
步骤3:为HDL代码生成准备模型
在步骤2,为HDL代码生成准备模型，请执行2.1-2.4步骤为HDL代码生成准备模型概述（HDL编码器）．
请继续执行步骤2.5检查FPGA在环兼容性以验证模型是否与FIL兼容。
步骤4：HDL代码生成
在步骤3中,HDL代码生成，执行中所述的步骤3.1和3.2HDL代码生成概述（HDL编码器）．
步骤5：设置FPGA在环选项
在步骤4.1中，设置FPGA-in-the-Loop选项，如有必要，请更改这些选项：
FPGA在环连接: FIL模拟连接方法。下拉菜单中的选项根据所选目标板支持的连接方法进行更新。万博1manbetx如果目标板和HDL验证器支持连接，您可以选择万博1manbetx
以太网,JTAG或PCI Express．董事会地址:
选择以太网连接时，如有必要，可以调整主板IP和MAC地址。
选项 指令 板IP地址 如果不是默认IP地址（192.168.0.2），则使用此选项设置板的IP地址。
如果默认的单板IP地址(192.168.0.2)已被其他设备使用，或需要使用不同的子网，请按照如下原则修改:
子网地址（通常为板IP地址的前三个字节）必须与主机IP地址的子网相同。
单板IP地址的最后一个字节不能和主机IP地址的最后一个字节相同。
单板的IP地址不能与其他计算机的IP地址冲突。
例如，如果主机IP地址为192.168.8.2，则可以使用192.168.8.3。
线路板MAC地址 在大多数情况下，您不需要更改板MAC地址。如果将多个FPGA开发板连接到单个主机，请更改任何其他板的板MAC地址，使每个地址都是唯一的。每个电路板必须有一个单独的NIC。
要更改线路板MAC地址，请单击线路板MAC地址领域指定一个不同于连接到计算机的任何其他设备的地址。要获取特定FPGA开发板的板MAC地址，请参阅贴在板上的标签或查阅产品文档。
为HDL设计指定其他源文件:
使用以下命令指示DUT的其他源文件添加. 要（可选）显示源文件的完整路径，请选中标题为显示源文件的完整路径. HDL Workflow Advisor尝试识别源文件类型。如果文件类型不正确，可以通过从文件类型下拉列表。
费尔在以太网
在JTAG费尔
结束PCI Express
步骤6:生成FPGA编程文件和FPGA在环模型
在步骤4.2中，在环路中构建FPGA,点击运行此任务．
在生成过程中，会发生以下操作：
HDL Workflow Advisor生成一个以顶级模块命名的FIL块，并将其放置在新模型中。下图显示了包含FIL块的新模型的示例。
生成新的模型后，HDL Workflow Advisor会打开一个命令窗口:
在这个窗口中，FPGA设计软件执行合成、拟合、PAR和FPGA编程文件生成。
该过程完成后，命令窗口中会显示一条消息，提示您关闭该窗口。
HDL Workflow Advisor围绕生成的FIL块构建测试台模型。
步骤7:将编程文件加载到FPGA上
确保您的FPGA开发板已按照板制造商文档的指示安装、通电并连接到您的机器。然后，执行以下步骤对FPGA进行编程：
双击Simulink中的FIL块万博1manbetx®模型以打开块掩码。
上主要选项卡，单击负载将编程文件下载到FPGA。
加载过程可能需要几分钟，具体时间取决于子系统的大小。对于非常大的子系统，这个过程可能需要一个小时或更长时间。
有关更多的故障排除技巧，请参见在FPGA上加载编程文件．
步骤8：运行模拟
在Si万博1manbetxmulink中，在模拟选项卡，单击跑. FIL模拟的结果应与Simulink参考模型或原始HDL代码的结果相匹配。万博1manbetx
笔记
关于初始化:Simulink每次都从时间0开始，这意万博1manbetx味着Simulink中的RAM被初始化为0。然而，在硬件方面却不是这样。如果您的设计中有RAM，那么第一个模拟将与Simulink匹配，但任何后续运行都可能不匹配。万博1manbetx
解决方案是在重新运行模拟之前重新加载FPGA位流。要做到这一点，点击负载在FIL块掩码上。
你也可以从以下列表中选择一个网站:
