串行解串器系统的基本原理
现代高速电子系统是由增加的数据速度的集成电路（IC）来表征。输入/输出性能仍然是限制了高速系统的总体性能的瓶颈。串行数据传输是在印刷电路板上通过铜电缆，并通过短，介质中的计算机芯片之间的快速传送大量数据的最有效的方式，和长的长度的光纤。
因此，许多系统现在骨料和序列化的多个输入/输出（I / O）信号，用于以更高的数据速率通过纤维和铜电缆和印刷电路板传输，回收并在接收端解串行化的各个信号。这些SerDes（串行器/解串行器）的实施方式采用额外的硅不动产以非常高的数据传输速率执行对可靠的信号传输需要复杂的均衡。这种方法有助于在系统级吞吐量最大化。
串行解串器的设计是一个复杂的，反复的过程，通常与基准SerDes系统，演示了一种设计方法的可行性开始。该系统还确定了串行通道和相关联的发射器（TX）和接收机（RX）均衡电路的不同部分的预算。描述在发射机和接收机二者每个均衡滤波器的所期望的行为的数据然后背注在行为模型与仿真或测量的相关性。最后一步是实现将由芯片启动期间和从时刻当信道需要被重新训练被执行以时间的训练算法和控制回路。
然后，SerDes系统被编译成IBIS-AMI（输入/输出缓冲器信息规范 - 算法模型接口）的模型。
有一个SerDes系统的六个部分：
TX均衡 - 这将成为IBIS-AMI DLL的发射器。
TX路模拟输出 - 这将成为发射的模拟模型。它是IBIS模型用于TX的一部分，并且典型地通过在所述I-V和V-T特性曲线表示
。肠易激综合症文件。通道-这成为物理通道的模型，包括TX和RX包模型。
RX路模拟输出 - 这将成为接收器的模拟模型。它是IBIS模型RX的一部分，并且典型地通过在所述I-V和V-T特性曲线表示
。肠易激综合症文件。RX均衡 - 这将成为IBIS-AMI DLL的接收器。
训练算法和控制回路 - 这些成为在启动期间执行的芯片的内部，并且当要被重新训练的信道需要芯片上的微码。
相关的话题
您还可以从以下列表中选择一个网站：
