主要内容

向量DAC

将矢量输入转换为连接的16位DAC输出样本

全部展开页面
  • 库:

  • 用于Xilinx Devi万博1manbetxces / SDR / RFDataConverter的SoC Blockset支持包

  • 矢量到DAC块图标

描述

的向量DAC块将矢量输入转换为连接的16位数模转换器(DAC)输出样本。

块接受的向量为N样品通过vectorData输入端口和输出16位样品打包成Nx16位通过dacData输出端口根据N价值。N为输入字的长度。

港口

输入

全部展开

DAC数据样本，指定为列向量。这个输入必须是N元素的列向量N第一个样本是低有效位(LSB)，最后一个样本是最高有效位(MSB)。N输入字的长度是否由缩短输入字长参数。

数据类型:int16|uint16

输出

全部展开

作为标量返回的DAC数据样本。块返回Nx16位输出采样，其中N输入字的长度是否由缩短输入字长参数。

数据类型:int16|int32|int64|uint16|uint32|uint64|不动点

参数

全部展开

输入字长为1 ~ 16之间的整数。此参数设置所需的输入向量大小和输出样本的位宽。

模型的例子

在RFSoC器件上使用固定参考设计工作流发送和接收音调

在RFSoC器件上使用固定参考设计工作流发送和接收音调

使用RFSoC支持的固定参考设计工作流，在FPGA fabric上设计并实现一个传输和接收音调信号的硬件算法。万博1manbetx

扩展功能

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

另请参阅

介绍了R2020b

用于Xilinx设备文档的万博1manbetxSoC Blockset支持包

万博1manbetx

尝试MATLAB, Si万博1manbetxmulink和其他产品s manbetx 845

得到审判现在