主要内容

系统时间

在生成的软件界面模型获得的硬件软件合作设计工作流,你可以设置日程tick事件开始循环运行软件的手臂®处理器。操作的顺序循环依赖于模型万博1manbetx®执行顺序排序。看到控制和显示执行顺序(万博1manbetx模型)。

以下代表循环适用于一对发射和接受。

工作流的使用安排tick事件传输和接收

配置模型,以便整个循环运行模型中的基准利率。您可以确定你选择的模型基准利率调度器和通过指定帧大小和利率的发射机和接收机块。

保持率之间的关系模型的简单性。万博1manbetx仿真软件生成软件运行主循环系统的共同的基本期。它使用subrates实现软件模型中指定的其他利率。如果指定的复杂关系,仿真软件可以计算基准利率如此之小,循环期内完成循环变得不可能。万博1manbetx

模型框架期内必须完成算法或控制操作,以防止抑制进一步的接收或传输数据。如果模型遗漏了一个传输或接收槽,它滴帧,从而导致样品丢失或缺口的传播。当模型包含了发送和接收模块,运行速度不同,操作调度可以变得特别问题。

降低帧率和上下文切换的手臂,您可以指定更大的帧大小和基带采样率低。然而,这些变化会导致重处理负载。如果由此产生的负载是不可接受的,试着移动部件的软件模型从手臂到FPGA用户逻辑或实现模型更有效。

作为一项最佳实践,尽量保持下的帧速率5kHz。

其余部分描述了循环中的主要步骤。

等待安排蜱虫

首先,手臂软件等待安排蜱虫,或循环触发。

选择一个循环触发根据您的特定应用程序。在模型中配置参数的模型:

  1. 选择硬件实现窗格。

  2. 设置硬件板参数基于Xilinx zynq - 7000 IIO收音机这些目标平台:

    • ADI射频SOM

    • ZedBoard和FMCOMMS2/3/4

    • ZC706和FMCOMMS2/3/4

    • ZC706和FMCOMMS5

    ZCU102和FMCOMMS2/3/4目标平台,设置硬件板来Xilinx Zynq UltraScale + MPSoC ZCU102 IIO收音机。

  3. 选择一个基准利率引发设置:

    • 操作系统的定时器——循环触发计时器滴答在基准利率,你配置系统中最小的样品时间。配置中的其他利率模型作为样本的整数倍时间。

    • 接收中断——循环触发一个中断,发生在一个框架可用阅读从接收用户在FPGA逻辑。最快的速度模型中必须示例的输出端口接收机块。配置中的其他利率模型作为样本的整数倍时间。

    • 发射机中断——循环触发一个中断,发生在一个框架可用于编写用户逻辑在FPGA上。最快的速度模型中必须样品时间的输入端口发射机块。配置中的其他利率模型作为样本的整数倍时间。

配置参数窗口的视图。硬件实现左边窗格。硬件板拉右侧窗格的顶部。基准利率引发拉正在调度器在右侧窗格中选择。

控制和应用程序处理

在这一步中,手臂软件进行处理,不需要数据传输或接收。这种处理包括访问阿喜在用户逻辑寄存器和其他处理模型中,如生成和消费流数据。

尝试发送

在传输尝试,手臂软件向用户发送一个帧的数据在FPGA逻辑。块的输入端口确定帧大小和帧速率。发射机硬件传输的帧中输入的基带采样率发射机块对话框。

工作流的传输尝试

发送一个新的框架,软件:

  1. 检查一个免费的缓冲帧发送到FPGA。

  2. 如果可以发送帧,软件将新帧发送到FPGA和仍在继续。

  3. 如果不能发送一个框架,软件在发射机中指定超时等待时间块参数。

  4. 如果超时时间的流逝和框架尚未发送,新的帧丢弃的软件,打印一个溢出的消息,仍在继续。

  5. 如果软件检测到一个缺口ARM处理器和用户之间的数据流逻辑,软件断言下溢端口。

导致软件无限期等待,发射机块,设置数据超时(秒)参数正。不会堵塞,导致软件立即返回设置值0。默认值是正。

基准利率触发设置决定了传输速率:

  • 发射机中断——模型运行在FPGA的速度可以接受的数据帧的手臂。这个速度直接关系到整个基带采样率上配置射频卡。在正常的操作下,溢出不会发生因为发射机中断发生当一个帧缓冲。对于这个设置类型,发射机超时并没有。

  • 接收中断——模型运行的数据帧的速度到达FPGA的手臂。配置器来生成数据以这种速度或速度的整数倍数。发射机超时确定多长时间等待传输缓冲区可用软件。

  • 操作系统的定时器——配置模型,以便它运行在用户在FPGA逻辑的速度消耗数据。如果FPGA的速度消耗和手臂生成的速率不匹配,使用超时值同步这两个利率。设置输入帧率的值是一致的速率变化到用户逻辑设计。假设输入帧大小N和基带采样率F。如果用户逻辑upsamples内部的一个因素l实现这个采样率、规模输入帧周期l:

    l*N/F

尝试接受

在收到尝试,手臂软件从用户接收帧的数据在FPGA逻辑。指定所需的帧大小,使用样品每帧的参数收到块。的手臂的帧速率信号规范块决定了帧速率。

工作流程得到尝试

从FPGA接收一个框架,软件:

  1. 检查一个可用的数据。

  2. 如果准备好了,全帧软件接收数据,并断言数据有效端口。

  3. 如果不准备一个完整的框架,软件接收机中指定的超时等待时间参数。

  4. 如果超时时间的流逝和数据还没有准备好,处理器输出无效0组成的框架,de-asserts数据有效端口和仍在继续。

  5. 如果软件没有消耗数据来自FPGA软件断言溢出端口。

导致软件无限期等待,在接收机的块,设置数据超时(秒)参数正。不会堵塞,导致软件立即返回设置值0。默认值是正。

基准利率设定触发类型决定了接收率:

  • 接收中断——模型运行的数据帧的速度到达FPGA的手臂。这个速度直接关系到整个基带采样率上配置内的射频卡和有效的数据建模用户逻辑。在正常的操作下,接收机超时不会发生因为接收中断发生只有当一帧的数据是可用的。对于这个设置类型,接收者超时并没有。

  • 发射机中断——模型运行在FPGA的速度可以接受的数据帧的手臂。配置接收机消费数据以这种速度或速度的整数倍数。接收超时决定软件等待多长时间帧的数据变得可用。

  • 操作系统的定时器——配置模型来接收和处理数据的速度用户逻辑生成数据。如果FPGA的速度消耗和手臂生成的速率不匹配,使用超时值同步这两个利率。设置输出帧率的值是一致的速率变化到用户逻辑设计。假设输出帧大小N和基带采样率F。如果用户逻辑downsamples内部的一个因素米实现这个采样率、规模的输出帧周期米:

    米*N/F

相关的话题