主要内容
Xilinx Zyn万博1manbetxq平台的HDL编码器支持包
为FPGA部分生成代码Zynq.SOC.
用于Xilinx的HD万博1manbetxL Coder™支持包®Zynq.®平台万博1manbetx支持使用Xilinx Vivado可以集成到FPGA设计中的IP核心的生成®或Xilinx ISE。与之结合使用时嵌入式编码器®万博1manbetxXilinx Zynq平台的支持包，此解决方案可以使用C和HDL代码生成来编程Xilinx Zynq SoC。硬件/软件代码工作流程跨仿真，原型，验证和实现。
设置和配置
下载并安装支持包以用于第三方EDA工具和支万博1manbetx持的硬件
硬件软件共同设计基础
了解硬件软件共同设计工作流程以及如何使用工作流程顾问在SoC平台上运行算法
造型
模拟Simulink中的算法万博1manbetx®通过使用简化协议来映射到AXI4-Stream，AXI4流视频或AXI4主界面
自定义IP核心生成
从DUT生成HDL IP内核，以部署到默认的系统参考设计或自定义参考设计，注册为董事会
定制板和参考设计
定义和注册Xilinx Zynq平台的自定义参考设计或定制板
部署和验证
创建包含用户编程的比特流并将其下载到Xilinx Zynq平台
您还可以从以下列表中选择一个网站：
