混合信号Blockset
设计并模拟模拟和混合信号系统
混合信号块集™提供组件和损伤模型、分析工具和测试平台,用于设计和验证混合信号集成电路(ICs)。
您可以在不同的抽象级别建模PLLs、数据转换器和其他系统,并探索一系列IC架构。您可以自定义模型以包括诸如噪声、非线性和量化效应等损伤,并使用自上而下的方法细化系统描述。
使用提供的测试台,您可以验证系统性能,并通过拟合测量特性或电路级仿真结果来提高建模保真度。使用变步长Simulink进行快速系统级仿真万博1manbetx®在晶体管级模拟集成电路之前,求解器允许您调试实现并识别设计缺陷。
与混合信号块集,你可以模拟混合信号组件一起与复杂的DSP算法和控制逻辑。因此,模拟和数字设计团队可以在相同的可执行规范下工作。
开始:
锁相环设计
设计在系统级模拟锁相回路(PLL)。典型架构包括整数N分频PLL采用单或双预分频系数,和分数N锁相环用蓄电池或Δ-Σ调制器。确认和可视化开环和设计的闭环响应。
ADC设计
设计和模拟系统级的模数转换器(ADCs),包括定时和量化损伤。典型的结构包括flash和逐次逼近寄存器(SAR) adc。
构建模块库
使用积木如电荷泵,环路滤波器,相位频率检测器(PFD上),压控振荡器(VCO),时钟分频器,和采样时钟源,除其他设计您的混合信号系统。您可以在带的Simscape电气™较低的抽象层次进一步细化模拟模型。
时间的不完美
型号上升和下降时间,有限的摆率和可变时间延迟的反馈回路。随着时间的效果模拟,可以运行的模拟,以评估稳定性和估计的锁定时间。
试验台
测量锁相环的锁相时间、相位噪声和工作频率,并表征VCOs、pfd和电荷泵等构件的性能。测量adc的交流、直流特性和孔径抖动。
集成电路仿真环境
在通过协同仿真的IC设计环境中或通过使用产生HDL验证™一个SystemVerilog的模块复用系统级的混合信号模型。为了您系统的数字部分可以使用HDL编码器生成™综合的HDL代码。
数模转换器
引入二进制加权DAC和相关的测量和测试平台块
非线性测量数据转换器
引入函数inldnl
锁相环中的相位噪声测量
引入函数phaseNoiseMeasure
看到发行说明有关这些特性及其相应功能的详细信息。