主要内容

从SoC模型导出自定义参考设计

您可以使用socExportReferenceDesign函数来生成一个参考设计从一个SoC Blockset™模型和避免产生所需的手动步骤和注册一个定制的参考设计。函数生成这些工件。

  • 委员会登记文件

  • 参考设计注册文件

  • IP存储库

  • 设计文件

  • 约束文件

SoC模型可以这些类型之一。

  • 一个SoC模型与一个FPGA、内存和可选的I / O(没有处理器)

  • 一个SoC模型与一个处理器、FPGA、内存和可选的I / O

创建SoC模型系统

当从一个SoC模型导出一个自定义的参考设计,测试下的参考设计不包括设计(DUT)和DUT的接口暴露。后生成的参考设计,您可以将您的自定义集成IP使用高密度脂蛋白工作流顾问工具。定制IP与FPGA算法必须具有相同的接口。

出口一个自定义的参考设计,首先创建一个SoC模型建模系统和I / O可以在你的董事会。创建一个SoC Blockset模型,使用这些方法之一。

包括DUT子系统模型中。这个子系统必须有相同的接口IP核发展。因为生成的参考设计不包括DUT子系统,DUT可以是一个简单的模型或只是一块直通。

准备SoC模型参考设计出口

您可以使用SoC AXI经理功能导出的参考设计与SoC设备从主机进行交互。在仿真万博1manbetx软件®通过点击,打开配置参数对话框模型设置在建模选项卡,和左边的窗格中,选择硬件实现。然后,扩大目标硬件资源中,选择FPGA设计(顶级),然后选择包括“阿喜经理”为基于主机的IP交互。

在IP核心的时钟频率(MHz)框中,指定IP核心MHz时钟频率。

确保你的SoC模型支持代码生成,使用万博1manbetxSoC建设者工具来生成可执行文件和部署您的模型。更多的信息SoC建设者工具,看到生成SoC设计。

例如显示此工作流FPGA-only案例,明白了导出自定义参考设计。

额外的准备当SoC模型包括处理器

一个设备树(DT)是一种数据结构,描述了硬件到操作系统。当你添加一个IP设计,你应该生成一个新的设备树这样的操作系统可以访问的IP。

如果你的模型包含两个FPGA和处理器子系统,需要这些额外的步骤之前出口的参考设计。

  1. 在配置参数,单击硬件实现在左边。然后,扩大目标硬件资源,并选择包括处理系统在FPGA设计(顶级)。

  2. 运行SoC建设者代码生成工具,遵循指导步骤,然后加载FPGA的二进制文件。这一步是必需的,因为SoC建设者自动生成一个设备树文件(.dtb在SD卡上)命名hdlcoder_rd / soc_prj.output.dtb和软件模型匹配的设备名称。

  3. 复制设备树文件的文件夹hdlcoder_rd到SD卡的根文件夹。在生成的plugin_rd.m文件,自定义设备树文件被指定为:

    hRD。DeviceTreeName =“soc_prj.output.dtb”;

执行socExportReferenceDesign函数

导出自定义模型参考设计使用socExportReferenceDesign函数。例如,对于一个名叫模型soc_image旋转在MATLAB,输入此代码®命令提示符。

socExportReferenceDesign (“soc_image_rotation”)

函数生成这些工件在当前文件夹。

  • 委员会登记文件

  • 参考设计注册文件

  • IP存储库

  • 设计文件

  • 约束文件

IP核心集成到生成的参考设计

MATLAB生成的文件夹添加到路径。使用高密度脂蛋白工作流顾问工具来指导您完成的步骤整合你的IP和生成硬件和软件可执行文件部署在一个SoC设备。

例如显示完整的工作流FPGA-only案例,明白了导出自定义参考设计。如果你的模型包括一个处理系统,使用时需要这些额外的步骤高密度脂蛋白工作流顾问工具。

  1. 在仿真万博1manbetx软件中,右键单击DUT块你想融入参考设计,并选择HDL代码>高密度脂蛋白工作流顾问打开高密度脂蛋白工作流顾问工具。另外,使用hdladvisor(高密度脂蛋白编码器)函数。

  2. 在步骤1.1中,集目标工作流程来IP核心代和目标平台生成的平台socExportReferenceDesign函数。

  3. 点击运行这个任务运行设置目标设备和合成工具的任务。

  4. 在步骤1.3中,设置目标接口通过连接每个端口在你参考设计IP到相应的端口。

  5. 点击运行这个任务运行设置目标接口的任务。

  6. 继续剩下的步骤高密度脂蛋白工作流顾问工具。

  7. 可选:在步骤4.2中,您可以选择生成软件界面模型与IP核心驱动模块(需要嵌入式编码器®许可证)。如果你选择生成这个软件界面模型,清晰跳过这个任务下生成一个软件界面模型与IP核心驱动块C代码生成。

    有关更多信息,请参见“生成软件界面模型”一节开始使用针对Xilinx Zynq平台(高密度脂蛋白编码器)。

    生成的软件界面模型包含AXI司机块匹配DUT子系统的接口。设备名称设置为“/ dev / mwipcore”默认情况下。改变这些AXI驱动程序块的设备名称匹配使用的设备树文件中的SD卡的形象。

    有几种方法可以找到设备名称:

    • 设备名称来源于DUT SoC模型的名称。如果你出口一个参考设计使用一个SoC模型和DUT名称指定为“soc_hwsw_stream_fpga / FPGA算法包装”,生成的设备名称AXI驱动程序块“/ dev / mwfpga_algorithm_wrapper_ip0”。

    • 找到设备名称后在您的操作系统(OS)图像引导SoC设备。为此,登录使用UART董事会或SSH协议,并执行:

      ls / dev
      例如:

      ls / dev命令的结果。mwfpga_algorithm_wrapper_ip0突出显示。

  8. 在步骤4.4中,集编程方法来下载。

  9. 当高密度脂蛋白工作流顾问工具是做建筑,它返回一个比特流生成文件。程序生成的FPGA比特流文件。

  10. 现在可以部署在独立模式下,软件界面模型或者使用它在外部模式与SoC交互设备。例如,看到一节”上运行软件界面模型Zynq ZC702硬件”开始使用针对Xilinx Zynq平台(高密度脂蛋白编码器)。

另请参阅

相关的话题