通过DMA AXI4流软件

AXI4-Stream软件配置提供了一个软件流媒体协议从硬件到软件。选择这个配置,当一个处理器作为读者的记忆。这个协议包含一个触发配置的任务管理器块接收。触发信号,内存缓冲区已满,为阅读做好准备。关于AXI4-stream协议的更多信息,请参阅AXI4-Stream接口。

软件通过DMA AXI4-Stream

该软件通过DMA AXI4-Stream配置提供了一个软件从软件到硬件流协议。选择这个配置,当一个处理器内存作为一个作家。这个协议包含一个触发配置,任务管理器接收。内存缓冲区为空的触发信号,为写作做好准备。处理器然后发起写事务。在成功完成写事务处理器接收的状态信号流写块。处理器对信号状态时是错误的。关于AXI4-stream协议的更多信息,请参阅AXI4-Stream接口。

AXI4流FIFO

AXI4-Stream配置提供了一个简单的数据有效,准备协议数据流。你可以生成一个完全兼容的AXI4-Stream接口使用HDL编码™从这个协议。

数据流渠道,内存寻址是自动的。通道负责转换流缓冲区地址作为DMA核心。流的关系,外部内存中的缓冲区管理是通过一个“缓冲的终结”信号,称为tlastAXI4-Stream。关于AXI4-stream协议的更多信息,请参阅AXI4-Stream接口。

AXI4流视频先进先出

AXI4-Stream视频FIFO有效配置提供了一个数据,准备协议类似于AXI4流FIFO。这个协议也有额外的信号标志的开始或结束一段视频线和一个视频帧的开始或结束。这个协议兼容HDMI的处方和HDMI Tx块,可用的SoC Blockset™X万博1manbetxilinx的支持包^®设备。你可以生成一个完全兼容的AXI-Stream视频流使用HDL编码器接口从这个协议。HDMI块的信息,请参阅文档SoC Blockset支持包。万博1manbetx

流媒体视频数据通道,内存寻址是自动的。通道负责转换流缓冲区地址作为DMA核心。流与外部内存中的缓冲区管理通过像素控制总线信号,用以区分线路和帧。有关更多信息,请参见AXI4-Stream视频接口。

AXI4流视频帧缓冲

AXI4-Stream视频帧缓冲配置提供相同的信号AXI4流视频FIFO,与额外的控制信号帧缓冲同步。这个协议兼容HDMI的处方和HDMI Tx块,可用的SoC Blockset为万博1manbetxXilinx设备支持包。你可以生成一个完全兼容的AXI-Stream视频流使用HDL编码器接口从这个协议。HDMI块的信息,请参阅文档SoC Blockset支持包。万博1manbetx

流媒体视频数据通道,内存寻址是自动的。通道负责转换流缓冲区地址作为DMA核心。流与外部内存中的缓冲区管理的关系是通过像素控制总线信号,用以区分线路和帧。

AXI4随机存取

AXI4配置提供了一种简单、直接接口互连的内存。与前两个流媒体协议,该协议允许算法作为记忆大师提供的地址和管理直接破裂转移。这个协议代表了一个简化的主协议。你可以生成一个完全兼容的AXI-4使用HDL编码器接口从这个协议。关于简化AXI4接口的更多信息,请参阅简化AXI4主界面。