6:58视频长度为6:58。
使用Synopsys VCS生成SystemVerilog DPI组件
功能验证通常是ASIC和FPGA项目的瓶颈,而测试台的创建是其中的很大一部分。SystemVerilog DPI组件生成在HDL Verifier™直接导出MATLAB®函数和Simulink万博1manbetx®可以轻松插入SystemVerilog验证环境的模型。
本示例从MATLAB中的图像处理设计开始,为其编写模型非常复杂,需要高性能仿真。HDL Verifier用于生成SystemVerilog DPI组件,用于与Synopsys VCS一起在通用验证方法(UVM)环境中使用®模拟和威尔第简介®调试。
您也可以从以下列表中选择网站:
如何获得最佳的网站性能
选择中国网站(中文或英文)以获得最佳的网站表现。其他MathWorks国家网站没有针对从您的位置访问进行优化。