万博1manbetx®广泛用于FPGA和ASIC设计项目的系统级仿真和早期验证。其中许多项目都有已经用VHDL编写的块和子系统®或Verilog®．HDL Verifier™可以将这些手写或重用的代码导入到一个联合仿真块中，该块将Simulink连接到Mentor的HDL模拟器万博1manbetx®或节奏®．
本视频演示了将在Mentor Questa中模拟的CORDIC函数导入VHDL的工作流程®连接到Simulink中的测试环境。万博1manbetx它还详细说明了如何指定数据类型和样本时间映射，以实现准确和高效的联合仿真。
