20:51视频长度为20:51。
使用HDL编码器快速原型制作
Esa-Matti Turtinen和JoonasJärviluoma,诺基亚
本演示文稿引入了高级合成(HLS)工作流程,用于快速对诺基亚使用的无线通信知识产权(IP)的原型制作。演示文稿介绍了ASIC的设计和FPGA原型制作工作流程,并介绍了针对HLS的良好设计实践。该演示文稿还使用HDL Coder™研究HDL代码生成,工作流程期间可能的问题以及解决这些问题的解决方案。万博 尤文图斯使用示例设计对HLS工作流进行检查,该设计缩放并限制了IQ-DATA的功能。该演示文稿显示了FPGA环境中设计的验证。它集中于评估HDL编码器HLS工作流的使用和优势,该工作流程针对快速的SOC进行原型制作。
记录:2016年4月21日
您还可以从以下列表中选择一个网站:
如何获得最佳网站性能
选择中国网站(中文或英语)以获得最佳场地性能。其他Mathworks乡村网站未针对您所在的访问进行优化。
美洲
- AméricaLatina(Español)
- 加拿大(英语)
- 美国(英语)