Speedgoat仿万博1manbetx真软件プログラム可能I / OモジュールでのFPGAプログラミングと構成

この例では次を使用します:

この例では,高密度脂蛋白ワークフローアドバイザーを使用して万博1manbetx仿真软件®アルゴリズムをSpeedgoat®仿真软件プログラム可能I / Oモジュールに実装する方法を説明します。万博1manbetxSimulink实时FPGA IOワ，クフロ，を実行して，次を実行します。

Fpga I/Oモジュルとそのンタフェスを指定します。
FPGAプログラミング用にSi万博1manbetxmulinkアルゴリズムを合成します。
万博1manbetxSimulink®Real-Time™▪▪ンタ▪▪フェ▪▪スサブシステムモデルを生成します。

インターフェイスサブシステムモデルには,FPGAをプログラミングし,リアルタイムアプリケーションの実行中作为PCIeバにスを介してFPGAモジュールと通信するブロックが含まれます。生成したサブシステムをS万博1manbetximulink Real-Timeドメescンのモデルに追加します。

この例では快羊IO397-50kモジュ，ルを使用します。HDLワクフロアドバザでのSpeedgoat FPGAのサポトを参照してください。

セットアップと構成

アルゴリズムをSpeedgoat IOモジュ，ルに展開する前に，以下を行います。

1.HDLの言語サポトおよびサポトされるサドパティ製ルとハドウェアにリストされているXilinx®Vivado®の最新バジョンをンストルします。

次に，関数hdlsetuptoolpathを使用して,インストールしたXilinx Vivado実行可能ファイルへのツールパスを設定します。

hdlsetuptoolpath (“ToolName”，“Xilinx Vivado”，“路径”，“C: \ Xilinx \ Vivado \ 2019.2 \ bin \ vivado.bat '）

2.リアルタ。开始使用Simulink实时万博1manbetx(万博1manbetx实时仿真软件)を参照してください。

3.Speedgoat HDL编码器集成包ラブラリおよびをンストルします。安装Speedgoat HDL Coder集成包を参照してください。

HDLワクフロアドバザ

高密度脂蛋白ワークフローアドバイザーは,高密度脂蛋白コード生成およびFPGA設計のプロセスをサポートします。このアドバ▪▪ザ▪▪を使用して以下のことを行います。

モデルにHDLコ，ド生成との互換性があるか確認し，非互換の設定を修正。
高密度脂蛋白コード,テストベンチ,およびそのコードとテストベンチをビルドして実行するスクリプトを生成。
合成およびタ@ @ミングの解析を実行。
生成されたコ，ドをSoC, FPGA, Speedgoat I/Oモジュ，ルに展開。

モデル内のサブシステムに対してHDLワクフロアドバザを開くには，関数hdladvisorを使用します。

load_system (“sschdlexTwoLevelConverterIgbtExample”) hdladvisor (“sschdlexTwoLevelConverterIgbtExample / Simscape_system”）

アドバザの左側のペンには，関連タスクのグルプを表すフォルダが含まれます。フォルダを展開してタスクを選択すると，そのタスクに関する情報が右側のペンに表示されます。右側のペインには,詳細設定パラメーターに対してタスクを実行するための単純なコントロールと,高密度脂蛋白コードとテストベンチの生成を制御するオプション設定が含まれます。各タスクの詳細にいては，そのタスクを右クリックし，[これはなに?]］を選択します。HDLワクフロアドバザのご利用の前にを参照してください。

万博1manbetxSimulinkルプバックドメンのモデル

このモデルがfpgaドメンのモデルです。これはfpgaボドのクロックのシミュレションのサンプルレトを表します。回送サブシステムには，fpgaを読み込むアルゴリズムが含まれます。デ，タ型とモデルの入力行数と出力行数は，Speedgoat IO397-50kプラットフォ，ムに合わせて設定されます。

open_system (“hdlcoder_slrt_loopback”) set_param (“hdlcoder_slrt_loopback”，“SimulationCommand”，“更新”）

Speedgoat IO397プラットフォームの仿真万博1manbetx软件リアルタイムインターフェイスモデルの生成

1.回送サブシステムのHDLワクフロアドバザを開きます。このサブシステムはfpgaに読み込まれます。

hdladvisor (“hdlcoder_slrt_loopback /回环”）

2.[タ，ゲットを設定]フォルダ，を展開します。[タゲットデバスおよび合成ルを設定]タスクで，[タ，ゲットワ，クフロ，]を[万博1manbetxSimulink实时FPGA I/O]として，[タ，ゲットプラットフォ，ム]を[Speedgoat IO397-50k]として指定します。[タ，ゲットのリファレンス設計を設定]タスクを右クリックし，[選択したタスクまで実行]を選択します。

3.[タ，ゲット，ンタ，フェ，スを設定]タスクで，端子针对とhwOutをIO397_TTL [0:13]およびpciRead C0-C4にマッピングし，pciWrite C0-C4を作为PCIe接口にマッピングします。[このタスクを実行]をクリックします。

4.既定値が[タ，ゲット周波数(MHz)]に設定されている[タ，ゲット周波数を設定]タスクを実行します。タ，ゲット周波数は，範囲[周波数範囲(MHz)]内でなければなりません。

5.[タ，ゲットにダウンロ，ド]タスクを展開します。[万博1manbetxSimulink Real-Time etc / etc / etc / etc / etc / conf]タスクを右クリックして[選択したタスクまで実行]を選択します。

このタスクはRTLコード,IPコア,FPGAビットストリーム,および模型实时イ万博1manbetxンターフェイスモデルを生成します。[プロジェクトを作成]タスクで，Vivadoプロジェクトを開いて，実装されているブロック設計を確認します。

实时サブシステムの統合と実行

[万博1manbetxSimulink Real-Time etc / etc / etc / etc / etc / conf]タスクが成功したら,リンクをクリックして模万博1manbetx型实时インターフェイスモデルを開きます。

万博1manbetx仿真软件实时インターフェイスモデルには,仿真软件FPGAドメインのモデル内のサブシステムと同じ名前のマスクサブシステムが含まれます。このサブシステムは,FPGAに読み込まれるアルゴリズムを含む模型万博1manbetx实时インターフェイスサブシステムです。生成された模万博1manbetx型实时インターフェイスモデルを使用するか,仿真软件实时ドメインのモデルを作成して模型实时インターフェイスサブシステムをそのモデルにコピーして,SpeedgoatターゲットマシンでFPGAアルゴリズムをシミュレートします。

万博1manbetx仿真软件实时インターフェイスサブシステムマスクで,3つのパラメーターを設定します。

デバ▪▪ス▪▪ンデックス
Pciスロット
サンプル時間

ターゲットに単一のFPGA的I / Oボードがある場合,デバイスインデックスを既定値のままにします。Fpga I/Oボドが複数の場合，固有のデバスンデックスを指定します。同じ種類のボドが2以上ある場合，各ボドのpciスロットを指定します。

リアルタイムテストでは,信号をログに記録して,シミュレーションデータインスペクターでシミュレーション結果を表示します。

[リアルタ电子邮箱ム]タブで,万博1manbetx仿真软件实时Explorerを開いてターゲットインターフェイス接続設定を指定します。例にいては，Speedgoat FPGA的I / OモジュールへのSimscapeモデルのハードウェアインザループ実装を参照してください。
[リアルタ电子邮箱ム]タブで，[タ，ゲットで実行]をクリックして模万博1manbetx型实时アプリケーションをビルドしてダウンロードします。リアルタイムアプリケーションがSpeedgoatターゲットマシンに読み込まれ,FPGAアルゴリズムビットストリームがFPGAに読み込まれます。

次に，シミュレションデタンスペクタでシミュレション結果を表示できます。