FPGA硬件验证
FPGA板连接MATLAB
®万博1manbetx并模链接
®验证调试硬件设计
万博1manbetx特征提供FPGA板与Siminglink或MATLAB模拟关系
万博1manbetxFPGA即时循环化(FIL)使你能够运行仿真或MATLAB模拟程序,该模拟程序与Itel上运行的HDL设计同步®,微芯片或Xilinx®FPGA板
FPGA数据采集方式观察设计信号,而设计运行FPGA万博1manbetx抓取FPGA信号窗口 基于您的配置和触发设置 并返回数据MATLAB或Siminglink
万博1manbetxAXI管理器从MATLAB或Siminglink访问机内存储点必须在FPGA设计中包括AXI管理器IP
万博1manbetx要使用这些特征,必须下载硬件支持包并搭建FPGA板更多信息见万博1manbetx下载FPGA董事会支持包并引导硬件搭建.
类别分类
- FPGA-in-the-Loop
测试设计实硬件 - FPGA数据采集
抓取信号数据直播FPGA - AXI管理器
万博1manbetx访问MATLAB或SiminglinkFPGA板AXI子存储 - 自定义FPGA板定义
FPGA验证项目创建棋盘定义文件
