IP核心生成工作流使系统设计人员能够为支持的Xilinx生成可重用的HDL IP核心万博1manbetx®RFSOC设备。SoC Blockset™RFSOC参考设计使您可以在系统包含外部存储器和I / O时使用IP核心生成工作流程。
使用SoC模板建设者工具基于所选参考设计和主机I / O模型生成模板模型,用于使用Simulink的数据流和AXI存储器映射访问万博1manbetx®。自定义模型模板以包括您的算法。然后,使用HDL Workflow Advisor(需要HDL Coder™)生成一个比特流并编程电路板。
此工作流程使用该工作流定制和设计RFSOC模型SoC模板建设者工具。
此工作流使用IP核心生成工作流程生成RFSOC系统。
设置RFSOC和DUT之间的时钟并设置采样率。
AXI4-Stream IIO写(主机) | 从仿真模型写入IP核心设备的DDR内存缓冲区的数组 |
AXI4-Stream IIO读取(主机) | 将DDR内存缓冲区从IP核心设备读入仿真模型 |
AXI4-register IIO读取(主机) | 将内存映射的寄存器读为仿真模型 |
AXI4-register IIO写(主机) | 将数据从仿真模型中写入存储器映射的寄存器 |
ADC向量 | 将连接的16位ADC输入样本转换为向量输出 |
矢量到DAC. | 将载体输入转换为连接的16位DAC输出样本 |
SoC模板建设者 | 基于所选RFSOC参考设计生成模板模型 |
soc.rfdataconverter. |
在RFSOC设备上配置RF数据转换器马铃薯 |