主要内容

IP核生成工作流赛灵思公司FPGA板

您可以为任何受支持的Xilinx生成可重用的HDL IP核万博1manbetx®FPGA器件。工作流生成一个IP核报告，其中显示目标接口配置和您指定的编码器设置。看到自定义IP核生成．

您可以选择构建自己的自定义参考设计，并将生成的IP核集成到参考设计中。工作流不需要嵌入式编码器®软件，因为您不需要生成在处理器上运行的嵌入式代码。这意味着工作流没有生成软件接口模型的任务。

FPGA板的工作流程有以下特点:

  • 设定目标参考设计的任务。填充参考设计、其工具版本和您指定的参数。

  • 设置目标接口的任务。将DUT端口映射到目标平台上的接口。

  • 设定目标频率的任务。指定了目标频率(MHz)修改参考设计中的时钟模块以产生具有该频率的时钟信号。

  • 生成RTL代码和IP核的任务。生成可重用和共享的IP核。IP核打包了RTL代码、一个C头文件和IP核定义文件。

  • 创建项目的任务。创建一个项目，将IP核集成到预定义的参考设计中。

可以使用可选的AXI4或AXI4- lite接口生成IP核。

基于AXI4接口的FPGA参考设计

该图显示HDL Coder™如何生成具有AXI4接口的IP核，并将IP核集成到FPGA参考设计中。看到电路板和参考设计注册系统．

使用HDL Coder生成的AXI4- lite接口将IP核与AXI4或AXI4- lite Master设备连接，例如:

  • MicroBlaze处理器。

  • Nios II处理器。

  • 连接外部处理器的PCIe端点。

  • JTAG的主人。

当您将HDL IP核连接到处理器(如MicroBlaze)时，必须集成手写C代码以在处理器上运行。生成的IP核报表显示了寄存器地址映射信息。要查找IP核寄存器空间中的寄存器偏移量，请使用此映射信息。若要获得每个寄存器的内存地址，请将寄存器偏移量与参考设计中指定的基址相加。您还可以在生成的IP核文件夹中的C头文件中找到寄存器偏移量。

针对无AXI4接口的FPGA参考设计

在参考设计定义函数中，您可以在没有AXI4从接口的情况下创建自己的自定义参考设计。另请参阅addAXI4SlaveInterface．

创建自定义参考设计时，若要针对独立FPGA板，请使用EmbeddedCoder万博1manbetxSupportPackage方法hdlcoder。ReferenceDesign类:

hRD。EmbeddedCoder万博1manbetxSupportPackage =.．.hdlcoder.EmbeddedCoder万博1manbetxSupportPackage.None;
看到EmbeddedCoder万博1manbetxSupportPackage．

董事会的支持万博1manbetx

HDL Coder支万博1manbetx持这些FPGA板IP核生成工作流程:

  • Xilinx Kintex-7 KC705开发板

  • 箭头DECA MAX 10 FPGA评估试剂盒

使用这些单板，可以将生成的IP核集成到默认的系统参考设计。默认情况下，此参考设计没有AXI4从接口。您可以选择在参考设计定义函数中添加接口。

相关的话题