混合信号Blockset
アナログシステムおよびミックスドシグナルシステムの設計,解析,およびシミュレーション
混合信号Blockset™には,コンポーネントと障害のモデル,解析ツール,ミックスドシグナル集積回路(IC)の設計と検証用テストベンチが用意されています。
PLL,データコンバーター,その他のシステムをなレベルの度ででモデルすることができことができことができことができことができことができことができことができことができことができことができことができことができことができことができことができことができことができことができことができことができことができことができななことができことができやロジックロジックとともにとともにとともにとともにとともにとともにドシグナルドシグナルコンポーネントののシミュレーションとともにとともにとともにとともにとともにますモデルをカスタマイズし,ノイズ,非线,,ジッター,量子化の影响のレベルをことができことができますなく障害でシミュレーションすることなく,可以変のsimulink万博1manbetx®ソルバーを使用した高速システムレベルシミュレーションによって,実装のデバッグや設計上の欠陥を特定することができます。
混合信号分析仪アプリを使用して,ミックスドシグナルデータの解析,傾向の特定,可視化を行うことができます。节奏大师正面MATLAB集成オプションでは、回路レベルのシミュレーション結果のデータベースを MATLAB® にインポートすることができます。また、SPICE ネットリストをインポートし、IC 設計から抽出した寄生素子を使用して、線形時不変回路を作成または修正することもできます。このブロックセットには、シミュレーション結果を後処理して、仕様の検証、特性の当てはめ、測定結果の報告を行うための解析機能が用意されています。
详细を见る:
混合信号分析仪アプリ
混合信号分析仪アプリを使用して,時間領域および周波数領域にあるミックスドシグナル・データの対話的な可視化,解析,および傾向の特定を行います。节奏大师正面MATLAB集成オプションでは、回路レベルの過渡状態、AC、DC、シミュレーション結果のデータベースを MATLAB にインポートできます。
锁相环設計
位相同期回路(锁相环)をシステムレベルで設計およびシミュレーションします。一般的に利用されるアーキテクチャには,整数N型锁相环(シングルまたはデュアルモジュラスプリスケーラを使用),またはフラクショナルN型锁相环(アキュムレータまたはデルタシグマモジュレータを使用)などがあります。設計の開ループおよび閉ループ応答を検証し,可視化します。
ADCおよびDACの設計
アナログデジタルデータコンバーター(ADC)とデジタルアナログデータコンバーター(DAC)をシステムレベルで设计シミュレーションシミュレーションししますしししアーキテクチャアーキテクチャは,ADCおよびおよびレジスタレジスタ(SAR)ADCと,バイナリ重み付けdacおよび〖DAC〗。
基本ブロックライブラリ
基本ブロックを使用して,ミックスドシグナルシステムを設計します。扱える構成要素は,電荷ポンプ,ループフィルター,位相周波数検知器(PFD),電圧制御発振器(VCO)クロック分周器,サンプリングクロックソースなどです。Simscape电气™を利用して,より低い抽象度レベルでアナログモデルをさらに調整することができます。
香料ネットリストのインポート
香料ネットリストをインポートし,线性电路向导ブロックを使用したIC設計から抽出した寄生素子で線形時不変回路を作成または修正することができます。
タイミングの不能性
フィードバックループの立ち上がり/立ち下がり時間,有限スルーレート,可変時間遅延をモデル化します。タイミング効果をモデル化することで,安定性を評価し,ロック時間を推定するためのシミュレーションを実行できます。
位相ノイズとジッター
ADCのアパーチャジッターをモデル化し,VCOや锁相环周波数領域の任意の位相ノイズプロファイルを特定します。アイダイアグラムブロックで効果を可視化します。
テストベンチ
PLLのロック时间,位相ノイズプロファイル,动作周波数をし,vco,pfd,电脑ポンプなど基本ブロックの性能ををしますとdcの特性,adcのアパーチャジッターを测定测定。
ICシミュレーション環境との統合
コシミュレーションによって,またはHDL校验™を利用してSystemVerilogモジュールを生成することで,システムレベルのミックスドシグナルモデルをIC設計環境で再利用します。システムのデジタル部分については,高密度脂蛋白编码器™を使用して論理合成可能なHDLコードを生成することができます。