Filter Design HDL Coder™生成可合成的便携式VHDL®和Verilog®代码实现定点滤波器设计与MATLAB®在fpga或asic上。自动创建VHDL和Verilog测试台,用于模拟、测试和验证生成的代码。
学习滤波器设计HDL编码器的基础知识
启动HDL代码生成,语言选择,HDL代码生成脚本
单速率,多速率,级联,其他先进的数字滤波器
资源使用,时钟速度,芯片面积,延迟
文件名和位置,标识符和注释,端口和重置,HDL语言结构
HDL测试平台的生成,并与第三方EDA工具进行协同仿真
编译、模拟和合成脚本生成