用于Xilinx的HDL V万博1manbetxerifier™支持包®FPGA板包含带有HDL验证器的FPGA-In-in-Loop(FIL)模拟的电路板定义文件,并支持Xilinx FPGA和Zynq万博1manbetx®SOC板。使用FIL模拟,使用MATLAB®或者模万博1manbetx拟®为任何现有的HDL代码测试实际硬件中的设计。FPGA数据捕获支持允许您在MATL万博1manbetxAB中观察来自设计的信号,而设计在Xilinx FPGA或Zynq SoC上运行。使用MATLAB AXI Master IP,您可以使用MATLAB从板上读取或写入车载内存位置。
安装硬件支持,更新固件,配置硬件连万博1manbetx接
使用FPGA硬件进行验证
来自Live FPGA的信号数据
从Matlab访问FPGA板上的AXI从存储器