Xilinx Zyn万博1manbetxq平台的HDL编码器支持包
为系统的FPGA部分生成代码ZynqSoC
HDL编码器™ Xil万博1manbetxinx支持包®Zynq®站台万博1manbetx支持使用Xilinx Vivado生成可集成到FPGA设计中的IP核®或Xilinx ISE。当与嵌入式编码器®万博1manbetxXilinx Zynq平台支持包，此解决方案可以使用C和HDL代码生成对Xilinx Zynq SoC进行编程。硬件/软件协同设计工作流涵盖仿真、原型设计、验证和实现。
设置和配置
下载并安装支持包，以便与第三方EDA工具和万博1manbetx支持的硬件一起使用
软硬件协同设计基础
了解软硬件协同设计工作流以及如何使用workflow Advisor在SoC平台上运行算法
建模
在Simulink中为算法建模万博1manbetx®通过使用简化的协议映射到AXI4流、AXI4流视频或AXI4主接口
自定义IP核心生成
从DUT生成HDL IP核心，用于部署到默认系统参考设计或向电路板注册的自定义参考设计
定制板和参考设计
定义并注册Xilinx Zynq平台的定制参考设计或定制板
部署和核查
创建包含用户编程的比特流，并将其下载到Xilinx Zynq平台
您还可以从以下列表中选择网站：
