使用HDL编码器生成的代码实现STARC和DO-254合规性

作者:Kiran Kintali, MathWorks

本文解释了如何实现符合半导体技术学术研究中心(STARC)的设计风格指南和做- 254标准使用HDL编码器™和基于模型的设计。HDL Coder生成目标独立，可合成的Verilog^®和硬件描述语言(VHDL)^®MATLAB代码^®函数,仿真软件万博1manbetx^®模型和状态流^®图表。生成的HDL代码是位真和周期精确的源设计，并且可以针对fpga和asic进行原型设计和生产。

本文概述了使用HDL Coder生成符合标准的ASIC和FPGA设计所涉及的主要步骤，并解释了HDL Coder功能如何用于增强和促进在嵌入式系统中合规性测试的关键阶段硬件设计工作流。