推动日立通信系统开发采用基于模型的设计
作者:Noritaka Kosugi, Kazuyuki Hori和Yuji ishiida,信息通信系统公司通信与网络系统部,日立,和Makoto Hasegawa,日立信息通信工程,株式会社
信号处理算法被整合到大多数日立产品中,包括用于电信服务的无线基站、接入点和发射机,以及用于企业网络的IP-PBX和视频会议系统。s manbetx 845传统上,这些算法被实现为asic。随着通信市场的多样化和转向高混合、低产量生产,日立越来越依赖fpga。
我们采用了基于模型的MATLAB设计®和仿真软万博1manbetx件®作为我们FPGA设计的标准开发流程。因此,通过在设计过程的早期评估系统性能,我们改善了团队之间的沟通,减少了开发时间,并降低了风险。
我们以前工作流程的局限性
日立公司一个典型的通信系统FPGA开发项目涉及三个团队:
- 系统设计团队开发信号处理算法以满足功能需求,并使用框图、算法代码、状态转换表等创建规范。
- FPGA设计团队创建功能图和HDL代码,包括用于验证最终算法的测试台。该团队还执行逻辑合成和位置和路由步骤,以及验证FPGA实现。
- 功能测试团队测试每个组件的物理原型。然后他们集成组件并测试整个系统,包括无线电射频和模拟组件。
在我们之前的基于文档的设计工作流中,每个团队开发自己的规范。这造成了团队之间的沟通差距,以及延迟和错误风险的增加。
系统设计团队和FPGA设计团队都从基于FPGA设计团队的规范(图1)的功能图中工作。我们必须使用这个功能图来确定系统设计团队是否需要澄清或额外的信息来用HDL代码描述所需的功能。这导致了不必要的延迟和工作重复,使过程成为瓶颈,特别是对于FPGA设计团队。
用基于模型的设计弥合沟通鸿沟
我们采用了基于模型的设计,使团队能够通过共享仿真环境中的模型来验证规范。在这个新的工作流程中,我们使用MATLAB和Simulink对信号处理算法进行建万博1manbetx模。系统设计和FPGA设计团队使用该模型作为可执行的规范。在整个设计过程中,模型都得到了完善和阐述。从模型中自动生成HDL代码,用于逻辑合成、位置和路由以及硬件实现。
我们发现,使用基于模型的设计开发的FPGA实现所获得的处理性能和资源效率几乎与使用传统工作流所获得的相同水平。耗电量也几乎相当。
此外,FPGA设计团队几乎可以用传统工作流所需的一半工程师数量来处理这个项目。我们不能进一步减少人头的一个原因是精炼Simulink模型所需的时间。万博1manbetx
应用基于模型的设计:关键考虑因素和例子
在许多方面,我们发现基于模型的设计是一个理想的工作流程(图2)。当在实际的FPGA设计上评估这种方法时,我们确定了三个对成功结果至关重要的元素:模型细化、测试模式生成和综合后的仿真。
万博1manbetxSimulink模型优化
通常,系统设计团队创建信号处理算法。为了提高算法的精度,算法采用双精度浮点数据建模。由于目标FPGA只能处理定点数据,因此必须将模型转换为定点数据。为硬件实现准备算法需要额外的考虑,包括量化误差、位宽和字长配置以及向量数据处理。此外,在为代码生成做准备时,必须细化算法模型以优化处理器性能,同时有效地使用FPGA设备上的DSP单元或RAM等资源。
测试模式生成
HDL Coder™可以通过一个到Simulink模型的接口自动生成HDL测试模式数据。万博1manbetx这大大减少了手动创建测试工作台所需的时间和精力。
逻辑综合后的仿真
在逻辑综合之后进行仿真是一种必不可少但耗时的验证方法。这一任务必须作为对手工编码的HDL的传统设计规则检查的替代。我们发现,使用fpga -in- loop (FIL)模拟和HDL Verifier™减少了完成该任务所需的时间(表1)。
模拟方法 | 仿真时间 |
---|---|
逻辑综合后的仿真(门级网表仿真) | 约200小时 |
FPGA-in-the-loop | 4分30秒 |
万博1manbetx | 60分钟 |
硬件描述语言(VHDL) | 370分钟 |
在FIL中,Simul万博1manbetxink模型直接连接到标准FPGA测试板(图3)。
减少验证时间意味着我们可以运行更多的测试用例。在日立,我们使用这种方法有效地检测错误,包括来自定时控制器电路和初始化电路的错误。
整体结果
图4显示了在我们的无线通信系统开发过程中引入基于模型的设计的结果。
例1:在FIR滤波器中使用DSP单元
在这个例子中,我们使用矢量表达式来描述有限脉冲响应(FIR)滤波器中的DSP单元(图5)。
然而,当我们实现从这个模型直接生成的HDL代码时,我们在DSP单元之外使用了加德器。因此,该设计没有满足110 MHz时钟速率的要求。
为了在DSP单元中最有效地使用内置加法器链,我们根据FPGA供应商的建议对模型进行了改进。结果是性能从78 MHz提高到340 MHz(图6)。
例2:使用DSP单元实现复杂乘法器
在这个例子中,我们在Simulink中描述一个复杂的乘法器实现块(图7)。万博1manbetx
注意,在输出之后插入了一个单位延迟。为了实现这个单元延迟,我们在DSP单元外激活了一个触发器(FF)。我们的目标是在位于倍增器和加法器之间的内置DSP单元的触发器上实现单元延迟。
我们通过改变FF结构来改进模型。使用DSP System Toolbox™,我们添加了第二个延迟块(图8)。我们为逻辑合成配置了额外的约束,禁止重计时,允许流水线。结果表明,FF在DSP上得到了有效的实现。
简化向基于模型的设计的过渡
为了确保基于模型设计的成功实施,我们举办了技术研讨会,帮助系统设计师和FPGA设计师理解基于模型设计的概念和好处。我们还开发了一套全面的指导方针来标准化FPGA设计工作流,并帮助算法设计师和FPGA设计团队有效地将Simulink作为共享的可执行规范使用。万博1manbetx这些准则包括以下内容:
万博1manbetx仿真软件规范。本指南提供了大约50条规则,规定了如何创建Simulink模型。万博1manbetx它包含通用规则,例如操作条件和信号和数据的命名规则,以及指定模型结构、层次结构和框图格式的规则。
验证标准。本指南涵盖硬件详细设计验证、FPGA实现和FPGA单元验证。它包括过程、所需的检查和验证文档。
HDL编码器提示。本文档总结了我们如何有效使用HDL Coder的知识。它包含大约40个项目,包括如何操作和配置HDL Coder。
《FIL用户手册》。本文档总结了我们在HDL Verifier中使用FIL特性的经验,包括如何设置和操作FIL仿真环境。
驱动采用基于模型的设计
我们的团队主动推动日立采用基于模型的设计。有时我们自己完成整个项目,从电路选择到硬件测试,以熟悉基于模型的设计,并验证各种开发概念。
到目前为止,我们已经在日立的10多个产品开发项目中采用了基于模型的设计,包括设计和开发无线基站的信号处理组件、光通信设备和图像处理系统。我们希望将基于模型的设计扩展到新的开发项目中,并与日立内部和合作伙伴公司的其他部门分享我们积累的经验。
发布于2013 - 92144v00