“写VHDL是乏味的，手写代码仍然需要验证。使用Sim万博1manbetxulink和HDL编码器，一旦我们模拟了模型，我们就可以直接生成VHDL并原型FPGA。它节省了很多时间，而生成的代码包含一些我们没有想到的优化。“
Frantz Prianon，Semtech
无线RF接收器用于一系列应用，包括无线安全系统，工业监控，抄表和家庭自动化。在过去，半导体供应商主要使用模拟设计建立了这些接收器。如今，供应商正在转换到数字和混合信号设计，以降低功耗并简化与其他组件集成。
Semtech的工程师们正在扩展他们对MathWorks工具的使用，以便将基于模型的设计过渡到数字平台。多年来，工程师们用MATLAB建模并生成了滤波器的HDL代码®和过滤器设计HDL编码器™．在他们最近的项目中，他们使用了Simulink万博1manbetx®和HDL编码器™生成硬件描述语言(VHDL)®对于整个设计。
Semtech的集成电路设计工程师Frantz Prianon说:“手写VHDL没有任何优势。“有了Sim万博1manbetxulink和HDL编码器，我们就有了一个系统模型。我们模拟它，所以我们知道它是可行的。我们从它生成代码，所以我们可以使用一个模型直到项目结束。这是一项重要的能力，因为我们确信我们实施的设计符合设计要求。”
SEMTECH工程师需要开发用于频移键控（FSK）的数字接收器链和使用低IF架构的最小移位键控（MSK）解调。他们希望在项目的验证期间评估性能，功耗和布局区域的多种设计理念。为每个设计的替代方案编写VHDL将是耗时的，限制团队可以考虑的替代品的数量。
超出原型阶段，SEMTECH工程师希望改善其传统开发工作流程的生产代码。“我们模仿我们的系统之后，以确保它们满足的要求，我们采用重新实现他们的VHDL和一个新的工具，重新运行模拟，” Prianon说。“我们总是有机会引入错误，我们永远无法确定模型对应于新的VHDL代码。”
Semtech使用MathWorks工具进行基于模型的设计，以快速探索和评估设计思想，生成产品VHDL代码，改善工程团队之间的协作，并加快FSK和MSK解调数字接收机链的开发。
在PriStudy阶段，SEMTECH工程师基于系统规范在SIMULINK中创建了一个浮点模型。万博1manbetx它们使用来自通信工具箱的块™为了模拟通道中的噪声并实现FSK和MSK解调。
使用信号处理工具箱™和DSP系统工具箱™，一名工程师设计和分析了级联集成器 - 梳子（CIC）和有限脉冲响应（FIR）数字滤波器，而另一台工程师正在研究Sigma-Delta模数转换器（ADC），锁相环（PLL）以及使用Simulink的完整系统的其他部分。万博1manbetx
一旦数字接收机链的不同部分被模拟出来，工程师们就共享他们的Simulink模型，以验证他们的组件设计在系统集成之前能够协同工作。万博1manbetx
工程师通过仿真来验证设计，并使用通信工具箱中的误码率计算模块来计算误码率。
与定点设计师™在美国，他们将设计从浮点转换为定点表示，并用于进行位真模拟。
SEMTECH工程师使用HDL编码器从完整接收链的SIMULINK模型生成VHDL。万博1manbetx要验证VHDL，它们使用了HDL验证程序™用它的模拟模拟设计万博1manbetx导师图形®Questa.®模拟器．
Semtech目前正致力于接收器链的ASIC实现。
原型创造了50％更快．“当我们自己写VHDL时，它很容易需要两个月的时间来创造FPGA原型，”普兰森说。“通过Sim万博1manbetxulink和HDL编码器，我们消除了每个块的繁琐手编码并在几周内创建原型。”
验证时间从几周减少到几天．“在以前的项目上，我们将花费至少两周的写作长椅验证我们的VHDL，”普拉森召回。“使用HDL验证程序，我们可以运行Cosimulations，测试模型中的多个关键点，并验证VHDL，通常在不到一天内。”
优化，更好的性能设计．基于模型的设计使EMTech能够缩短从需求到Tape-Out的开发时间约为33％。“我们使用了我们节省改善设计的时间，”普兰森说。“MathWorks工具使我们能够探索更多替代品和新功能，并最终提供更优化，更好的设计。”
Únete al客户参考计划
您还可以从以下列表中选择一个网站：