Detalles del curso
Este curso de dos días muestra cómo generar y verificar código HDL desde un modelo de Simulink®con HDL Coder™ y HDL Verifier™.
Temas incluidos:
- Preparar Modelos de 万博1manbetxsimulink para lageneracióndeCódigohdl
- Generar código HDL y un banco de pruebas para un modelo de Simulink compatible
- Realizar Optimizaciones de Velocidadyárea
- Integrar código escrito a mano e IP existente
- Verificar código HDL generado mediante un banco de pruebas y la cosimulación
Día 1 de 2
Preparar Modelos de 万博1manbetxsimulink para lageneracióndeCódigohdl
objetivo:Prepare un modelo de Simulink para la generación de código HDL. Genere código HDL y un banco de pruebas para modelos simples que no requieran optimización.
- Preparar Modelos de 万博1manbetxsimulink para lageneracióndeCódigohdl
- Generar código HDL
- Generar un banco de pruebas
- Verificar el código HDL generado con un simulador de HDL
控制Deprecisióndelpunto fijo
objetivo:Establezca correspondencia entre el código HDL generado y bloques de Simulink específicos del modelo. Use Fixed-Point Tool para finalizar la arquitectura de punto fijo del modelo.
- Escalado de punto fijo y herencia
- Flujo de trabajo de Fixed-Point Designer
- Fixed-Point Tool
- Interfaz de la línea de comandos
Generar código HDL para modelos multitasa
objetivo:Genere código HDL para diseños multitasa.
- Preparar un modelo multitasa para generar código HDL
- Generar código HDL con uno o varios pines de reloj
- Comprender y aplicar tecnicas连续as para el cruce del dominio de reloj
Día 2 de 2
优化ElCódigoHDL Generado
objetivo:Use canalizaciones para cumplir los requisitos de tiempo del diseño. Use implementaciones de hardware específicas y comparta recursos para la optimización del área.
- Generar código HDL con HDL Workflow Advisor
- Cumplir con los requisitos de tiempo mediante la canalización
- Elegir implementaciones de hardware específicas para los bloques de Simulink compatibles
- compartir remursos de fpga/asic en los sistersemas
- Verificar que el código HDL optimizado es bit-true y de ciclo preciso
- Asignar bloques de Simulink a los recursos de hardware específicos en FPGA
Usar El Punto Flotante Nativo
objetivo:Implemente valores y operaciones de punto flotante en el código HDL.
- Por qué y cuándo usar el punto flotante nativo
- Generación de código HDL independiente del objetivo con HDL Coder
- 比较puntre punto fijo y punto flotante
- Optimización de implementaciones de punto flotante
Vincular el código HDL externo con el HDL generado
objetivo:Incorpore el código HDL escrito a mano y/o la IP de un proveedor en el diseño.
- Vincular el código HDL externo
Verificar el código HDL con la cosimulación
objetivo:Verificar el código HDL mediante un simulador de HDL en el modelo de Simulink.
- Verificar el código HDL generado con HDL Coder
- Comparar el código HDL escrito a mano con un modelo de referencia
- Incorporar código HDL a Simulink para su simulación
Nivel:Avanzado
Prerrequisitos:
Duración:2 días
Idiomas:英语, 日本語, 한국어