MATLAB的答案

万博1manbetx仿真软件HDL编码——过滤——完全串行接口

1视图(30天)
佳斯特
佳斯特 2015年9月18日
编辑: 佳斯特2015年9月18日
我已经生成的一个使用FDAtool IIR滤波器,移植模型,并得到了其运行在一个FPGA并行模式。万博1manbetx现在我想实现完全串行架构,但我无法找到一个例子计时图与顶层实体的过滤器。有谁知道在哪里可以找到这样的一个例子计时图解释了如何接口完全连续过滤?
谢谢

在回答这个问题。

接受的答案

Bharath Venkataraman
Bharath Venkataraman 2015年9月18日
编辑:Bharath Venkataraman 2015年9月18日
没有时间图容易获得,但如果你看看HDL代码,您将看到的接口是提供一个时钟输入N倍(设置为N是显示在HDL代码生成:时钟频率 N 乘以这个架构)的采样率和饲料的数据/样品1 / N时钟速度。
你也可以生成一个testbench设计,在高密度脂蛋白将显示如何做到这一点。

答案(1)

佳斯特
佳斯特 2015年9月18日
编辑:佳斯特 2015年9月18日
谢谢你的回答。
似乎确实这样,时钟应该N倍采样时钟,然后它的工作原理。它实际上给了很好的结果。我实现了一个4阶chebychev一类飓风V IIR滤波器,与16位系数,输入16位和32位内部表示。在我的设备,它使用2 mulitipliers samplerate 4.5 MHz,和一个时钟58.5 MHz的IIR滤波器。过滤器执行浮点版本几乎完全相同,这确实是非常好的。它执行相同的全并行版本,隔层让人安心
HDL编码人员应该正确配置,以便管道寄存器插入(但当然这问题完整的并行版本),否则Fmax变得inacceptible低。
我要看看testbench一代
干杯

类别

找到更多的在优化在帮助中心和文件交换

标签

s manbetx 845

社区寻宝

找到宝藏在MATLAB中央,发现社区如何帮助你!

开始狩猎!