编者按：该文件被选为MATLAB Central推荐商品
开始使用HDL编码器生成VHDL或Verilog以针对FPGA或ASIC硬件的指南。本文档提供以下实用指南：
*设置用于生成HDL代码的MATLAB算法或Simulink模型万博1manbetx
*如何创建支持HDL的Simulink模型、状态流程万博1manbetx图和MATLAB功能块
*HDL代码生成的技巧和高级技术
*特定FPGA/SoC目标的代码生成设置，包括AXI接口
*转换为定点或使用本机浮点
*针对各种目标和指标进行优化
*验证生成的代码
它还包括示例来说明选定的概念。
引用为
杰克·埃里克森（2021年）。HDL编码器评估参考指南(https://github.com/mathworks/HDL-Coder-Evaluation-Reference-Guide/releases/tag/v3.0.0)，GitHub。恢复.
MATLAB版本兼容性
使用R2020b创建
与任何版本兼容
平台兼容性
窗户 马科斯 Linux类别
标签
例子
例子
例子
要查看或报告此GitHub加载项中的问题，请访问GitHub存储库.
要查看或报告此GitHub加载项中的问题，请访问GitHub存储库.
