基于Xilinx RFSoC设备的5G NR MIB恢复
本示例展示了如何在Simulink®中使用针对Xilinx Zynq®UltraScale+™RFSoC ZCU111评估板的SoC Blockset®实现来模万博1manbetx拟和部署5G NR MIB恢复算法。通过本例，可以从5G NR波形中恢复、解调主同步信号(PSS)和次同步信号(SSS)，解码MIB报告，并模拟处理器上运行的Cell Search控制算法序列，同时与Cell Search硬件算法进行交互。在仿真中，可以对处理器中的控制器和FPGA中的硬件算法在系统级进行微调和验证，然后在硬件上实现。
万博1manbetx支持的硬件平台
Xilinx Zynq®UltraScale+™RFSoC ZCU111评估套件+ XM500 Balun卡+带通滤波器:3000-4300 MHz
设计任务及系统规格
在本例中，设计任务是为5G应用程序构建一个无线通信系统，并在Xilinx RFSoC设备上实现该系统。本例中的单元格搜索和MIB恢复算法是NR单元格搜索和MIB恢复算法NR HDL下行接收器MATLAB参考(无线HDL工具箱)的例子。该图显示了单元格搜索和MIB恢复算法的概念概述。
SS块探测器和SS块解码器执行所有高速信号处理任务，需要检测、解调和解码5G NR同步信号块(SSB)。这使得这些部件非常适合FPGA在可编程逻辑(PL)上实现。为了在PL中实现SS块检测器和SS块解码器，本示例使用Simulink®硬件模型万博1manbetxNR HDL细胞搜索(无线HDL工具箱)而且NR HDL MIB恢复(无线HDL工具箱)分别参考示例。
搜索控制器协调探测器和解码器硬件核心的操作，并以低速率运行，使搜索控制器非常适合在集成ARM®处理系统(PS)上的软件实现。对于软件实现，此示例使用搜索控制器算法NR HDL下行接收器MATLAB参考(无线HDL工具箱)的例子。
系统规范
5G RF载波频率:3560mhz
Cell Search接收算法采样率:61.44 MSPS
利用SoC块集进行设计
创建SoC模型soc_5GNRMIBRecovery_top硬件板设置为Xilinx Zynq UltraScale+ RFSoC ZCU111评估套件。该模型包括FPGA模型soc_5GNRMIBRecovery_fpga处理器模型soc_5GNRMIBRecovery_proc，它们被实例化为模型引用。顶层模型还包括在FPGA和处理器之间共享外部内存的AXI4-Stream to Software和Software to AXI4-Stream块。
open_system (“soc_5GNRMIBRecovery_top”）
close_system (“soc_5GNRMIBRecovery_top”）
创建SoC模型soc_5GNRMIBRecovery_hwtop作为顶层模型，用于仿真一种具有静态配置的硬件算法。该模型包括FPGA模型soc_5GNRMIBRecovery_fpga．
open_system (“soc_5GNRMIBRecovery_hwtop”）
close_system (“soc_5GNRMIBRecovery_hwtop”）
射频数据转换器配置
RFSoC设备具有连接到可编程逻辑的射频数据转换器。要配置ADC和DAC设置，请使用射频数据转换器(RFDC)块。该模块提供了到Simulink中的Xilinx射频数据转换器IP的接口，用于建模用于在Xilinx RFSoC设备上实现的无线系统。万博1manbetx
为了满足系统对5G射频载波频率3560mhz和基带采样率61.44 MSPS的要求，请按照上述值配置“射频数据转换器”块。如果将DAC和ADC混合器的NCO频率设置为3.560 GHz, ADC和DAC采样速率设置为3932.16 MSPS，则必须选择插补方式(xN)，抽取模式(xN),每个时钟周期的样本使无线算法FPGA的有效时钟周期(采样率)为理想值，对于本例:61.44 MSPS。在块掩码上计算并显示流时钟频率(MHz)参数。应用．设置抽取模式(xN)参数8，则抽取后有效抽样率为491.52 MSPS。若要将时钟周期(基带采样率)设置为61.44 MSPS，请设置每个时钟周期的样本参数8．类似地，设置插补方式(xN)参数8和每个时钟周期的样本参数8在DAC选项卡。这意味着流时钟频率3932.16/(8*8) = 61.44 MHz。
硬件逻辑设计
FPGA模型soc_5GNRMIBRecovery_fpga包含三个子系统:传输重复，矢量插值(连接到RFDC块的DAC部分)，和5G手机搜索接收(连接到RFDC块的ADC部分)。
open_system (“soc_5GNRMIBRecovery_fpga”）
close_system (“soc_5GNRMIBRecovery_fpga”）
在5G手机搜索接收子系统中，Vector Decimator块以128位的形式接收打包的8个样本。Vector Decimator块将输入向量样本以8为单位进行Decimator，并将其发送到5G手机搜索接收子系统。矢量decimator后的采样率为61.44 MSPS，符合5G小区搜索算法对其处理的预期。5G小区搜索和MIB恢复算法的完整设计请参见NR HDL细胞搜索(无线HDL工具箱)而且NR HDL MIB恢复(无线HDL工具箱)示例是模型参考。单元搜索算法将PSS报告作为流数据通过存储器发送到运行在处理器上的搜索控制器。
为了提供测试5G NR波形，构建一个发射机，从块RAM读取数据样本，并将其发送到RFDC的DAC部分。使用来自使用DDR内存的处理系统的数据路径从处理器写入数据示例。矢量插值块将来自发射重复子系统的输入样本插值8个(491.52 MSPS)，并每次作为8个样本的矢量发送。所有8个样本打包在一起作为128位的axis - stream数据并发送到DAC。该图显示了FPGA收发路径中的采样速率流。
在接收路径中，Vector Decimator块从RF Data Converter块接收封装的8个样本，采样率为491.52 MSPS。Vector Decimator块将输入的Vector样本以8为单位进行Decimator，并发送到Cell Search Receiver。向量decimator之后的采样率为61.44 MSPS，这与Cell Search Receiver的处理预期一致。Cell Search Receiver将处理后的数据发送到处理器，采样时间为61.44 MHz。在发送路径中，处理器将5G测试波形样本写入FPGA Block RAM，采样率为61.44 MSPS。块RAM采用发射重复逻辑，通过矢量插值块将样本连续发送到射频数据转换器。矢量插值块将输入样本插值8个(491.52 MSPS)，并将其作为8个样本的矢量发送到射频数据转换器块。
处理器逻辑设计
处理器逻辑包括写任务、读任务和周期任务。周期任务是一个计时器驱动的任务，其周期时间为1e-3，在任务管理器中定义。周期任务驱动Cell Search Controller块。Cell Search Controller块根据通过AXI4-Lite读寄存器和流读接口接收的状态，通过AXI4-Lite寄存器配置和控制硬件算法。控制器在检测到有效的PSS和SSS后，使用UDP块向MATLAB主机提供单元搜索报告。的UDP写PSSReport，UDP MIBReport,UDP写SSSReport子系统分别通过UDP协议将PSS报告、SSS报告和MIB报告转发给主机。
读任务是基于事件的任务，由数据通过DDR内存从FPGA到达驱动。这些数据包括生成PSS和SSS报告所需的信息，如CellID和信噪比(SNR)。处理器算法任务在任务管理器块中表示为dataTask，并指定为事件驱动的任务。写任务是一个基于事件的任务，用于将测试波形从处理器传输到FPGA。以上所有任务都在下面建模处理器算法包装处理器模型中的子系统soc_5GNRMIBRecovery_proc并连接到顶层的任务管理器块。
open_system (“soc_5GNRMIBRecovery_proc”）
close_system (“soc_5GNRMIBRecovery_proc”）
主机模式
处理器通过以太网使用UDP写块向主机发送PSS、SSS和MIB报告。处理器型号的UDP写块的IP地址应该配置为主机的IP地址。
这个运行在主机上的接口模型演示了如何接收数据并向MATLAB工作区报告。您可以使用摇杆开关在MIB恢复后自动停止模型或无限期接收之间进行选择。
open_system (“soc_5GNRMIBRecovery_hostUDPReceive”）
close_system (“soc_5GNRMIBRecovery_hostUDPReceive”）
模拟
为了确认基本操作，您可以使用生成的5G NR波形运行硬件模型。方法可以生成波形nrhdlexamples.generateFR1SSBurstWaveform函数。模型在初始化回调中调用此函数，并将波形分配给工作空间变量burstWaveform．因为5G手机搜索接收子系统包含大量的hdl优化块，需要使用运行在高采样率下的基于采样的信号进行仿真，完全仿真可能需要一段时间。您可以在。中找到SS块检测器和SS块解码器模型参考功能的模拟NR HDL细胞搜索(无线HDL工具箱)而且NR HDL MIB恢复(无线HDL工具箱)分别的例子。
您可以使用此硬件模型使用测试工具快速模拟和验证硬件功能。为了在硬件模型中建模发射路径，通过射频数据转换器块与接收器环回，测试束使用生成的5G NR波形作为输入。您可以通过双击手动切换块在搜索或解调模式下模拟模型之间切换。在搜索模式下，模型到达硬件状态3，这意味着检测到PSS。搜索为每次PSS检测生成一个PSS报告。这些报告是零填充到241项，并记录到MATLAB工作区。在解调模式下，模型达到州8，表示SSB解调成功，检测到SSB的SSS。一旦模型到达硬件州8时，模型开始处理MIB并提供MIB数据。该模型还返回零填充的241项PSS报告。您可以仅为静态配置模拟此硬件模型。
如果您想查看单元搜索算法的完整硬件和软件仿真，以及用于多频率搜索的控制器动态配置，请运行5G NR MIB恢复顶层模型。为了查看检测到的PSS、它的解调和恢复的MIB数据，该模型必须运行至少180毫秒。参见仿真数据检查器来监视硬件和软件状态信号。仿真数据检查器绘制单元搜索算法的进展，包括启动和重启脉冲、频率偏移(Hz)和硬件(SS块检测器)状态。
PSS搜索操作完成，PSS发现，解调完成，从上述仿真数据检查器图中的硬件状态信号中可以清楚地看到SSS状态。
要查看主机中的PSS、SSS报告和MIB报告数据，请先运行主机模型，再运行5G NR MIB恢复顶层模型。当主机接口模型运行成功时，模型在dB中显示PSS、SSS的接收信噪比(SNR)，并在单独的窗口中显示解码后的单元ID和MIB数据。为了进一步处理，模型还导出了三个时间序列变量到MATLAB工作区:sll_pssReport，sl_sssReport而且sl_mibReport．
在硬件上实现和运行
硬件设置
连接SMA连接器和带通滤波器:在XM500巴润卡上3000-4300 MHz，根据这些连接完成DAC和ADC之间的环回。
DAC229_T1_CH0(J7)到ADC225_T1_CH0(J2)。
要在支持的SoC板上实现该模型，请使用万博1manbetxSoC建设者工具。确保硬件板选项设置为Xilinx Zynq UltraScale+ RFSoC ZCU111评估试剂盒在片上系统选项卡。万博1manbetx
打开SoC建设者,点击配置、构建和部署．后SoC建设者打开工具，按照以下步骤操作。
选择构建模型在设置屏幕上。点击下一个．
点击下一个在审查任务图屏幕上。
点击查看/编辑内存映射在回顾内存映射屏幕，查看内存映射。点击下一个．
控件上指定项目文件夹选择项目文件夹屏幕上。点击下一个．
选择构建外部模式在选择生成操作屏幕上。点击下一个．
点击验证在验证模型屏幕，以检查实现的模型的兼容性。点击下一个．
点击构建在构建模型开始构建模型。当FPGA合成开始时，打开一个外部外壳。点击下一个．
点击测试连接在连接硬件测试主机与SoC板的连通性。点击下一个去运行应用程序屏幕上。
FPGA综合可能需要30分钟以上的时间才能完成。为了节省时间，您可以按照以下步骤使用提供的预生成比特流。
关闭外部外壳以终止FPGA合成。
在MATLAB命令提示符下输入以下命令，将预生成的比特流复制到您的项目文件夹中。
点击加载和运行按钮加载预生成的比特流，并在SoC板上运行模型。
拷贝文件(fullfile (matlabshared.sup万博1manbetxportpkg.getSupportPackageRoot,“工具箱”，“soc”，“万博1manbetxsupportpackages”，“xilinxsoc”，“xilinxsocexamples”，“比特流”，“soc_5GNRMIBRecovery_top-XilinxZynqUltraScale_RFSoCZCU111EvaluationKit.bit”)，”。/ soc_prj '）;
加载位文件后，打开生成的软件模型。
通过单击以外部模式运行模型监控与调优．您可以从Simulink模型中控制配置。万博1manbetx
您可以从软件模型中使用仿真数据检查器来监视硬件和软件。仿真数据检查器绘制单元搜索算法的进展，包括启动和重启脉冲、频率偏移(Hz)和硬件(SS块检测器)状态。
从硬件生成PSS、SSS和MIB报告
运行主机模型，查看PSS、SSS和MIB报告。当主机接口模型运行成功时，模型将在dB中显示PSS、SSS的接收信噪比，并在单独的窗口中显示解码后的单元ID和MIB数据。为了进一步处理，模型还导出了三个时间序列变量到MATLAB工作区:sl_pssReport，sl_sssReport而且sl_mibReport．
总结
本例展示了如何使用SoC Blockset在Xilinx ZCU111评估板上集成5G NR MIB恢复算法，以及如何在仿真和硬件上验证设计。实现了从5G NR波形中恢复、解调PSS和SSS符号并解码MIB报告。
另请参阅
块
您也可以从以下列表中选择网站: