固定点设计师

固定点设计师

模型和优化定点和浮点算法

开始:

数据类型的探索

探索浮点和定点数据类型,以分析数值精度的折衷。

定点规范

使用特定于应用程序的字长、二进制缩放、任意斜率和偏差缩放以及舍入和溢出模式等控制细节,指定设计的定点属性。

指定固定点数据类型和所有属性,例如舍入模式。

浮点仿真

在模拟和代码生成中,模拟非标准浮点数的目标硬件行为,例如刷新为零。在MATLAB中用fp16半精度数据类型模拟有限精度浮点数®和模拟万博1manbetx®

仪表和可视化

通过自动模型范围仪器收集仿真数据和统计信息。收集范围数据以探索和分析您的设计。使用可视化以优化您的设计以实现高效的硬件资源利用率。

可视化信号范围和直方图数据。

派生的范围分析

根据您的设计的数学分析推导信号范围,并确定最坏情况范围或边缘情况,而不必创建完全详尽的模拟试验台。使用派生范围,您可以确保您的设计防止或处理所有可能的溢出。

使用设计范围导出范围。

自动数据键入

使用固定点和浮点数据类型量化和优化您的设计。

定点量化

探索不同的定点数据类型,以及它们对系统数值行为的量化影响。在您的设计中观察变量的动态范围,并确保转换后的算法在浮点和定点表示中行为一致。

使用定点工具转换浮点模型。

浮点量子化

自动转换设计从双精度到单精度,并分析有限精度浮点表示和量化在单精度的影响。

使用单精度转换器自动转换。

数据类型的优化

自动迭代各种定点配置以选择最佳的异构数据类型,同时满足系统数值行为的容忍约束。该优化旨在使用定点数据类型最小化总位宽,以实现高效的设计。

嵌入式实施

探索实现折衷,并使用高效的嵌入式算法优化您的设计。

函数近似和查找表压缩

使用最佳查找表(如SQRT和EXP)或复杂子系统近似数学。压缩现有查找表以通过优化数据点和数据类型来减少内存使用。

生成位真代码

确保基于模型的设计的位真实协议从模拟到代码生成,包括加速以及处理器 - 循环和循环软件仿真。基于位真表示分析和验证固定点算法。从降低的精度设计生成有效的代码,包括具有半精密数据类型的精度设计。

在模拟器中验证所生成代码的位真行为。

HDL优化矩阵块

访问A.固定点HDL库的Si万博1manbetxmulink模块,为线性方程组和核心矩阵运算系统的设计模式建模,如QR分解,以提高硬件效率在FPGA上实施.使用HDL Coder™为包含这些块的设计生成HDL代码。

为QR分解提供了HDL优化设计模式的库块。

测试和调试

分析,测试和调试算法的数值行为。

溢出和精度损失检测

快速识别、跟踪和调试溢出、精度损失和范围或精度浪费的来源,并将您的设计与理想的浮点行为进行比较。您的模型和代码的真实一致最大化了基于模型的设计的许多好处,使您能够在工作流的早期发现这些问题。

追踪溢出的根本原因。

测试数值边缘案例

生成数值丰富的定点和浮点值,例如接近边界和正规数的值,以测试算法的边界情况的数值一致性。生成具有不同维度和复杂性的信号组合,并使用整数、浮点或定点数据类型。

使用数据生成器API生成测试数据。