高密度脂蛋白编码器
为FPGA和ASIC设计生成VHDL和Verilog代码
HDL编码器产生便携式，可合成的Verilog®和硬件描述语言(VHDL)®从MATLAB代码®函数,仿真软件万博1manbetx®模型和Stateflow®图表。生成的HDL代码可用于FPGA编程或ASIC原型设计。
HDL编码器提供了一个自动化Xilinx编程的工作流顾问®,Microsemi®,英特尔®fpga。你可以高密度脂蛋白控制架构和实现，突出关键路径，并生成硬件资源利用率估计。高密度脂蛋白编码器提供了可追溯性在您的Simulink模型万博1manbetx和生成的Verilog和VHDL代码之间，为遵循DO-254和其他标准的高完整性应用程序提供代码验证。
开始:
高级硬件设计
设计您的子系统可以从300多个HDL-ready Simulink块、MATLAB函数和状态图中进行选择。万博1manbetx模拟您的设计的硬件行为，探索可选的体系结构，并生成可合成的VHDL或Verilog。
一种脉冲检测算法的硬件结构。
独立于供应商的目标
生成可合成的RTL，用于各种实现工作流和FPGA、ASIC和SoC设备。为原型和生产代码生成重用相同的模型。
生成高效的独立于供应商的可部署在任何FPGA、ASIC或SoC设备上的可集成RTL。
生成链接到源模型和需求的HDL代码。
更快的硬件开发
通过在一个环境中集成算法和硬件设计，更有效地收敛于高质量的系统设计。深入了解硬件实现如何在工作流程的早期影响算法约束。
在工作流程的早期，协作向算法添加硬件实现细节。
更优化的设计
在提交RTL实现之前，研究各种各样的硬件体系结构和定点量化选项。高级合成优化有效地映射到设备资源，如逻辑、dsp和ram。
快速探索广泛的实现选项。
验证和调试高级功能，并为RTL验证生成模型。
fpga器件
生成有效映射到的RTL赛灵思公司,英特尔,MicrosemiFPGA和SoC设备。将输入和输出映射到使用的设备级I/O和AXI寄存器硬件支持包万博1manbetx为流行的板，或定义自己的自定义参考设计。
在FPGA原型板上测试无线通信算法。
实时仿真与测试
目标可编程的FPGA I/O模块从Speedgoat使用HDL工作流Advisor工具，并模拟使用万博1manbetx仿真软件实时™。本机浮点HDL代码生成为高精度原型化简化了工作流程。
使用HDL工作流顾问来针对Speedgoat FPGA I/O板。
无线通信
使用实时或捕获的信号设计系统级算法，然后添加硬件体系结构细节或重用子系统和块LTE HDL工具箱™。部署到预配置软件定义无线电(SDR)平台或自定义目标硬件。
实现无线通信算法的硬件架构。
从浮点电机控制算法生成HDL。
视频和图像处理
生成有效的RTL视觉HDL工具箱™块和子系统，其中模型流硬件实现的视觉处理算法。通过建模内存和软件事务延迟来改进算法SoC Blockset™。
hdl优化的视频和图像处理块。
边境植物建模
对复杂的Simscape™进行实时仿真半实物仿真)在FPGA上运行的工厂模型快速控制原型系统。使用Simscape HDL工作流顾问自动编程Speedgoat FPGA I/O模块。
转换一个Simscape植物模型来部署在Speedgoat FPGA I/O板上。
设计及验证工作流程
将算法设计连接到硬件实现涉及到的不仅仅是HDL代码生成。学习最佳实践用于原型设计和生产流程。
设计硬件
开发有效处理流数据的算法。使用支持hdl的Simulink块、自定义MATLAB函数块和状态图添加硬件架构细节。万博1manbetx
自动化定点量化，使用本机浮点数合成，或使用两者的组合。
原型设计和验证
应用左移验证尽早消除bug，并确保硬件在系统上下文中按要求工作。使用高密度脂蛋白校验™直接从MATLAB和Simulink中调试FPGA原型，生成组件以加速RTL验证。万博1manbetx
验证高级功能，在连接到Simulink的FPGA上模拟生成的HDL，并生成模型。万博1manbetx
MATLAB功能块优化
将MATLAB功能块的资源共享和流水线优化与其他Simulink块结合起来万博1manbetx
Xilinx UltraRAM映射
在支持的Xilinx设备上将HDL RAM块映射到UltraRAM内存资源万博1manbetx
MATLAB函数块中的本地浮点数
从Simulink中的自定义MATLAB块生成与目标无关的浮点HDL代码万博1manbetx
定点数学架构
使用ShiftAdd架构生成更精确和更高频率的除法和互惠实现
优化分层压扁
流和共享资源时，生成无层次的HDL代码，以减少生成的文件数量
看到发布说明有关这些功能和相应功能的详细信息。
基于MATLAB的FPGA设计
观看这五部分的视频指南，了解FPGA设计与MATLAB。在将信号处理算法应用于FPGA或ASIC硬件时，发现需要考虑的关键因素。
