FPGA、ASIC和SOC开发
自动化工作流-从算法开发到硬件设计验证
MATLAB使用®万博1manbetx并模链接®开发原型和生产应用程序部署FPGA、ASIC和SOC设备万博1manbetx使用MATLAB和Siminglink
高层次抽象模型模拟数字模拟软件
转换为固定点使用自动化引导或生成目标设备本地浮点操作
通过建模存储器、总线和I/Os分析硬件和软件架构
生成优化可读可追踪VHDL®或Verilog®数字逻辑实现
生成处理器优化C/C++代码对目标嵌入处理器
万博1manbetx验证算法运行HDL模拟器或FPGA或SOC设备连接MATLAB或Simlink测试板
s manbetx 845FPGA、ASIC和SOC开发产品
题目类
建模模拟
- 万博1manbetxHDL代码生成使用模链模版HDL编码器
万博1manbetx模拟链路模型模板生成HDL代码创建高效硬件设计 - 模板创建 SoC模型C块集
万博1manbetx使用Siminglink项目模板创建 SoC模型 - 无线通信设计ACICS/FPGAs/SOCsHDL编码器
设计无线通信算法硬件使用无线HDL工具箱块 - FPGA应用数字下调器DSPHDL工具箱
FPGAs数字下移器设计 - HDLODM接收器无线HDL工具箱
OFDM无线接收器优化硬件 - 万博1manbetxMATLAB视觉算法转换硬件目标模链模型(视觉HDL工具箱)
万博1manbetx创建硬件目标设计仿真链路执行与MATLAB参考设计相同行为
验证
- 万博1manbetx启动仿真链接HDLHDL验证符
万博1manbetxHDL验证TM应用系统使用Siminglinke环境模拟向导 - FPGA在线模拟HDL验证符
万博1manbetxFPGA即时模拟提供使用Siminglink或MATLAB软件测试硬件设计实战HDL码的能力 - 数据抓取工作流HDL验证符
高层步骤从FPGA上运行的设计获取信号数据 - FPGA内存使用JTAGAXI管理器HDL验证符
JTAGAAXI管理器存取FPGA连接的存储器 - UVM构件生成概述HDL验证符
万博1manbetx生成通用验证法环境 - 生成系统虚拟DPI组件HDL验证符
万博1manbetxSiminglink生成DPI组件并探索各种配置参数
代码生成部署
- HDL基本代码生成HDL编码器
万博1manbetx跟踪HDL代码生成流程和FPGA合成MATLAB和Siminglink算法 - 部署模型AXI-Stream界面Zynq工作流HDL编码器
AXI4-Stream接口帮助处理器和FPGA对Zynq高速传输数据®硬件 - 自定义IP核心生成HDL编码器
生成自定义IP核心模型或算法使用HDL工作流咨询 - 启动HDL工作流命令-线界面HDL编码器
HDL工作流顾问从命令行和命令行运行HDL工作流导出脚本选项 。 - 生成设计使用 SoC构建器C块集
生成SOC设计并使用目标硬件板运行SoC构建器工具类 - 原型深入学习网络FPGA和SOC设备深入学习HDL工具箱
加速原型设置、部署、设计验证和迭代你自定义深学习网络使用链式比特流运行dldl.Workflow对象.
