混合信号块集
设计，分析和模拟模拟和混合信号系统
混合信号块集™ 提供用于设计和验证混合信号集成电路（IC）的组件和损伤模型、分析工具和测试台。
您可以在不同的抽象级别模拟PLL，数据转换器和其他系统。这些模型可用于使用复杂的DSP算法和控制逻辑模拟混合信号分量。您可以自定义模型以包括诸如噪声，非线性，抖动和量化效果之类的损伤。使用可变步骤Simulink快速系统级仿真万博1manbetx®求解器让您可以调试实现并识别设计漏洞，而无需在晶体管级模拟IC。
使用混合信号分析仪应用程序，您可以分析、识别混合信号数据的趋势并将其可视化。Cadence Virtuoso ADE MATLAB集成选项允许您将电路级仿真结果数据库导入MATLAB®。或者，您可以导入SPICE网络列表，并使用从IC设计中提取的寄生元素创建或修改线性、时不变电路。区块集为后处理模拟结果提供分析功能，以验证规格、拟合特性和报告测量结果。
开始：
混合信号分析仪应用程序
使用“混合信号分析器”应用程序以交互方式可视化、分析和识别混合信号数据在时域和频域中的趋势。
Cadence Virtuoso ADE MATLAB集成选项允许您将电路级瞬态、交流和直流仿真结果的数据库导入MATLAB。
Cadence Virtuoso ADE数据库已导入混合信号分析仪应用程序。
锁相环设计
在系统级设计和模拟锁相环（PLL）。典型的架构包括具有单个或双模数预分频器的Integer-N PLL，以及带蓄电池或Delta-Sigma调制器的Fractional-N PLL。验证和可视化您设计的开环和闭环响应。
ADC与DAC设计
在系统级设计和模拟模数转换器（ADC）和数模转换器（DAC）。典型的结构包括闪存和逐次逼近寄存器（SAR）ADC以及二进制加权和分段DAC。
具有时间范围的SAR ADC。
构建块库
使用诸如电荷泵，环路滤波器，相位频检测器（PFD），电压控制振荡器（VCOS），时钟分频器和采样时钟源等构建块设计混合信号系统。您可以通过较低的抽象级别进一步改进模拟模型Simscape电气公司™.
PLL构建块库。
三阶无源环过滤器Spice网表和结果传递函数。
时间缺陷
模型上升和下降时间，有限的旋转速率和反馈回路中的可变时滞。使用所建模的时序效果，您可以运行模拟以评估稳定性和估算锁定时间。
压控振荡器的功率谱和相位噪声分布。
试验台
测量锁相环的锁定时间、相位噪声分布和工作频率，并描述构建模块（如VCO、PFD和电荷泵）的性能。测量ADC的交直流特性和孔径抖动。
用于测量直流和交流性能的ADC测试台。
与IC仿真环境集成
通过协同模拟或使用HDL验证器生成SystemVerilog模块，在IC设计环境中重用系统级混合信号模型™. 对于系统的数字部分，您可以使用HDL编码器生成可合成的HDL代码™.
