使用高密度脂蛋白工作流顾问,您可以生成一个定制的IP核心从一个模型或算法。生成的IP核心是共享和重用。你可以将它与一个更大的设计通过添加它在嵌入式系统集成环境,如英特尔®转换频率,Xilinx®EDK或Xilinx IP积分器。
学习如何生成一个自定义的IP核,见:
您可以生成一个IP核心:
AXI4或AXI4-Lite接口。
AXI4或AXI4-Lite接口和AXI4-Stream视频接口。
没有任何AXI4或AXI4-Lite接口。欲了解更多,请看从模型生成Board-Independent HDL IP核心模型万博1manbetx。
的从MATLAB / Simulink仿真算法万博1manbetx代表你的DUT。高密度脂蛋白编码器™产生其余的IP核心基于目标平台界面设置和处理器/ FPGA同步模式。
你可以映射每个端口DUT的目标平台的接口IP核:
AXI4-Lite:使用这个奴隶接口访问控制寄存器或轻量级数据传输。高密度脂蛋白编码器生成内存映射寄存器和分配地址偏移量的端口映射到这个接口。
AXI4:使用这个奴隶接口连接到组件支持突发数据传输。万博1manbetx高密度脂蛋白编码器生成内存映射寄存器和分配地址偏移量的端口映射到这个接口。
请注意
接口AXI4和AXI4-Lite也被称为AXI4奴隶接口。在生成的HDL IP核,你可以AXI4或AXI4-Lite接口而不是两个接口。
AXI4-Stream视频:使用该接口来发送或接收一个32位标量视频数据流。
外部端口:使用外部端口连接到FPGA外部IO别针,或其他IP核与外部端口。
FPGA数据捕获- JTAG:用FPGA数据捕获在JTAG接口来观察测试点DUT的信号和信号输出端口而设计FPGA上运行。例如标记内部信号测试点,看到的调试使用FPGA IP核心数据捕获。捕捉数据的更多信息,请参阅数据采集流程(高密度脂蛋白校验)。
请注意
使用这个接口,您必须下载一个为你的FPGA板硬件支持包。万博1manbetx看到下载FPGA板支持包万博1manbetx(高密度脂蛋白校验)。
了解更多关于AXI4, AXI4-Lite和AXI4-Stream视频协议,请参考你的目标硬件文档。
高密度脂蛋白编码器生成同步逻辑在IP核心基于处理器/ FPGA同步模式选择。
当生成一个自定义的IP核心,以下处理器/ FPGA同步选项可用:
自由奔跑
(默认)
Coprocessing——阻塞
了解更多关于处理器/ FPGA同步模式,明白了处理器和FPGA同步。
在您生成一个自定义的IP核之后,IP核心文件ipcore
文件夹在您的项目文件夹。在高密度脂蛋白工作流顾问,您可以查看IP核心的文件夹名称IP核心的文件夹场的HDL代码生成>生成RTL代码和IP核心的任务。
生成的IP核文件夹包含以下文件:
IP核心定义文件。
高密度脂蛋白(源文件。vhd或.v)。
一个C头文件寄存器地址的地图。
(可选的)HTML报告说明使用中的核心和集成IP核心嵌入式系统项目。
IP核心代
工作流不支持:万博1manbetx
内存架构设置为没有时钟使通用的RAM
。
使用不同时钟接口IP核和阿喜。的IPCore_Clk
和AXILite_ACLK
必须同步和连接到同一个时钟脉冲源。的IPCore_RESETN
和AXILite_ARESETN
必须连接到同一个重置来源。看到全局重置信号IP核心的同步时钟域。