主要内容
开始HDL编码器
生成VHDL和VerilogFPGA和ASIC设计代码
HDL编码器™ 生成可移植、可合成的VHDL®和Verilog®来自MATLAB的代码®函数，Simulink万博1manbetx®模型和状态流®生成的HDL代码可用于FPGA编程或ASIC原型设计。
HDL Coder提供了一个工作流顾问，可以自动化Xilinx的编程®，Microsemi®，以及英特尔®FPGA。您可以控制HDL体系结构和实现，突出显示关键路径，并生成硬件资源利用率估计值。HDL编码器提供Simulink模型与生成的Verilog和VHDL代码之间的可跟踪性，为遵守DO-254和其他标准的高完整性应用程序提供代码验证。万博1manbetx
万博1manbetx可通过以下途径获得对行业标准的支持：IEC认证工具包（适用于ISO 26262和IEC 61508）。
教程
- 创建与HDL兼容的Simulink模型万博1manbetx
创建模型并检查HDL代码生成的兼容性。
- 从Simulink模型生成HDL代码万博1manbetx
从Simulink模型生成VHDL和Verilog代码。万博1manbetx
- 验证从Simulink模型生成的HDL代码万博1manbetx
生成HDL测试台以验证VHDL或Verilog代码。
- 基于Simulink模型的HDL代码生成和FPGA综合万博1manbetx
在目标FPGA上生成代码并合成Simulink设计。万博1manbetx
关于HDL代码生成
- 基本HDL代码生成工作流
从MATLAB和Simulink算法生成HDL代码和FPGA合成的工作流程。万博1manbetx
- HDL编码器中时钟束信号的产生
HDL编码器如何在HDL代码中生成时钟、复位和时钟启用信号。
特色实例
视频
HDL编码器概述
使用HDL编码器为FPGA和ASIC设计生成VHDL和Verilog代码
使用Simu万博1manbetxlink在FPGA或ASIC上部署MATLAB算法
学习如何通过Simulink、定点设计器和HDL编码器实现MATLAB DSP算法，并以FPGA或万博1manbetxASIC为目标
您还可以从以下列表中选择网站：
